海思HI3531相关设计资料

 2 E币 
成为会员,免费下载资料
文件大小:28.53 MB 上传者:来自远方 时间:2022-11-04 17:11:52 下载量:7
本文档介绍了 Hi3531 芯片的特性,逻辑结构,详细描述各个模块的功能,工作方式, 相关寄存器定义,用图表的方式给出了接口时序关系和相关参数,并详细描述了芯片的 管脚定义和用途以及芯片的性能参数和封装尺寸. 1.1 应用场景 Hi3531 是针对多路 D1 和多路高清 DVR,NVR 产品应用开发的一款专业高端 SOC 芯 片.Hi3531 内置高性能双核 A9 处理器,高达 5 路 1080P 实时多协议编解码能力的引 擎和专用 TOE 网络加速模块,应对越来越高的高清应用和网络需求;集成优异的视频 引擎和编解码算法并结合多路高清显示输出能力,充分满足客户产品的高质量图像体 验.Hi3531 高度集成和丰富的外围接口,在满足客户差异化产品功能,性能,图像质 量要求的同时,大大降低 ebom 成本.通过专用的视频级联技术,多片 Hi3531 间,多 片 Hi3531 与 Hi3532 间级联可提供更强的编解码能力.Hi3531 的典型应用场景如下: 单片 Hi3531 DVR 解决方案 Hi3531+Hi3532 DVR 解决方案 单片 Hi3531 NVR 解决方案 单片 Hi3531 DVR 解决方案 Hi3531 单片 16D1+16CIF 编+4D1 解 DVR 16D1+16CIF 双码流实时编码+16fps D1 JPEG 抓拍+4D1 实时解码 HDMI+VGA 1080P@60fps 同源输出+2 路 CVBS 输出 8D1 同编同解 DVR 8D1+8CIF 双码流实时编码+8fps D1 JPEG 抓拍+8D1 实时解码 HDMI+VGA 1080P@60fps 非同源输出+1 路 CVBS 输出 4 路高清同编同解 DVR 4x720P+4QVGA 双码流实时编码+4fps 720P JPEG 抓拍+4x720P 实时解码 HDMI+VGA 1080P@60fps 非同源输出+1 路 CVBS 输出
展开
折叠
945
评论
共 2 个
内容存在敏感词
相关资料
关于作者
易百纳技术社区
来自远方
贡献资料 132
易百纳技术社区 我上传的资料
登录查看
我赚取的积分
登录查看
我赚取的收益
登录查看
上传资料 赚取积分兑换E币
易百纳技术社区
删除原因
广告/SPAM
恶意灌水
违规内容
文不对题
重复发帖
置顶时间设置
结束时间
举报反馈

举报类型

  • 内容涉黄/赌/毒
  • 内容侵权/抄袭
  • 政治相关
  • 涉嫌广告
  • 侮辱谩骂
  • 其他

详细说明

审核成功

发布时间设置
发布时间:
是否关联周任务-资料模块

审核失败

失败原因
备注
易百纳技术社区