Xilinx 7系列FPGA收发器用户指南
2 E币
成为会员,免费下载资料
文件大小:6.99 MB
上传者:lock_lilu
时间:2021-09-06 11:47:10
下载量:13
Xilinx 7系列FPGA收发器向导自动执行创建HDL封装器的任务,以配置Artix-7、Kintex™-7 和 Virtex®-7 FPGA 中的高速串行收发器。菜单驱动的界面允许用户配置一个或多个 更多收发器使用适用于流行行业标准的预定义模板,或通过使用自定义模板来支持各种自定义协议。 该向导生成一个包装器、一个示例设计和一个测试平台,用于快速集成和验证串行接口与您的自定义功能。向导生成一个包装器,为自定义应用程序实例化一个或多个正确配置的收发器。
[attach]13960[/attach]
- 极光 64B/66B:12.5 Gb/s
- 极光 8B/10B:6.6 Gb/s
- PCI Express® Gen1:2.5 Gb/s
- PCI Express Gen2:5 Gb/s
- 显示端口:1.620、2.7、5.4 Gb/s
- 10GBASE-R:10.3125 Gb/s
- 因特拉肯:4.25、5.0、6.25 Gb/s
- 开放基站架构计划 (OBSAI):3.072 Gb/s
- OBSAI:6.144 Gb/s
- 10 Gb 连接单元 (XAUI):3.125 Gb/s
- 10 Gb 精简连接单元 (RXAUI):6.25 Gb/s
- 串行 RapidIO Gen1:1.25、2.5、3.125 Gb/s
- 串行 RapidIO Gen2:5.0、6.25 Gb/s
- JESD204:3.0、6.0 Gb/s
- 100 Gb 连接单元接口 (CAUI):10.3125 Gb/s
- 10GBASE-KR:10.3125 Gb/s
- 通用电气接口 (CEI) 6G-SR:4.976–6.375 Gb/s
- 40 Gb 连接单元接口 (XLAUI):10.3125 Gb/s
- 四路串行千兆媒体独立接口 (QSGMII):5 Gb/s
- 高清串行数字接口 (HD-SDI)/3 Gb/s
串行数字接口 (3G-SDI):1.485/2.97 Gb/s
更多内容请下载附件查看
[attach]13959[/attach]
[attach]13960[/attach]
- 极光 64B/66B:12.5 Gb/s
- 极光 8B/10B:6.6 Gb/s
- PCI Express® Gen1:2.5 Gb/s
- PCI Express Gen2:5 Gb/s
- 显示端口:1.620、2.7、5.4 Gb/s
- 10GBASE-R:10.3125 Gb/s
- 因特拉肯:4.25、5.0、6.25 Gb/s
- 开放基站架构计划 (OBSAI):3.072 Gb/s
- OBSAI:6.144 Gb/s
- 10 Gb 连接单元 (XAUI):3.125 Gb/s
- 10 Gb 精简连接单元 (RXAUI):6.25 Gb/s
- 串行 RapidIO Gen1:1.25、2.5、3.125 Gb/s
- 串行 RapidIO Gen2:5.0、6.25 Gb/s
- JESD204:3.0、6.0 Gb/s
- 100 Gb 连接单元接口 (CAUI):10.3125 Gb/s
- 10GBASE-KR:10.3125 Gb/s
- 通用电气接口 (CEI) 6G-SR:4.976–6.375 Gb/s
- 40 Gb 连接单元接口 (XLAUI):10.3125 Gb/s
- 四路串行千兆媒体独立接口 (QSGMII):5 Gb/s
- 高清串行数字接口 (HD-SDI)/3 Gb/s
串行数字接口 (3G-SDI):1.485/2.97 Gb/s
更多内容请下载附件查看
[attach]13959[/attach]
展开》
折叠》