边缘计算_问答_易百纳技术社区-AI视觉聚合服务平台

热门板块海思论坛机器视觉瑞芯微爱芯元智边缘计算欧拉派机器人音频处理嵌入式图像君正论坛智能终端 MTK-联发科物联网 Xilinx 论坛外包or招聘流媒体

边缘计算

主题685

边缘计算起源于传媒领域，是指在靠近物或数据源头的一侧，采用网络、计算、存储、应用核心能力为一体的开放平台，就近提供最近端服务。其应用程序在边缘侧发起，产生更快的网络服务响应，满足行业在实时业务、应用智能、安全与隐私保护等方面的基本需求。

云计算节点大数据 AR VR MEC FPGA GPU DPDK Virtio

有谁用zynq芯片的开发板做实时图像处理的吗？
Xilinx FPGA

soft_heart 发布于2019年01月04日
qn1545986910 回复于2019-06-14 11:40:16

3 2.6k
请教一个问题，海思3536与FPGA级联实现神经网络加速如何设计？
海思 FPGA Hi3536

aiyangyang963 发布于2019年05月24日
aiyangyang963 回复于2019-05-26 00:51:33

3 2.5k
各位大佬，请教下，有人知道microblaze在flash固件中存储的格式么？
Xilinx FPGA

zxslhyzrf 发布于2019年01月31日
qinyi 回复于2019-01-31 09:22:23

1 2.7k
请问这个endian.h头文件哪里可以找到？
Xilinx FPGA

flyman46 发布于2019年01月29日

0 2.6k
下载程序的时候出错了是怎么回事？
Xilinx FPGA

mk-999 发布于2019年01月29日
mk-999 回复于2019-01-29 11:23:15

4 2.7k
生成完成了bitstream 后应该怎么办？
Xilinx FPGA

小小妹仔发布于2019年01月29日
小小妹仔回复于2019-01-29 11:06:10

3 3.4k
SignalTap是不是不能仿真pll？
Xilinx FPGA

hudiiii 发布于2019年01月29日

0 2.7k
这个问题是什么原因？是不是要修改什么地方？
Xilinx FPGA

soft_heart 发布于2019年01月29日

0 2.5k
请问添加哪个文件才能把新平台添加进去呢？
Xilinx FPGA

明熙发布于2019年01月28日

0 2.6k
请问Ubuntu下Xilinx的的jtag下载器的驱动安装复杂吗？
Xilinx FPGA

ns001x 发布于2019年01月25日

0 2.4k
有没有人会zynq 私有定时器中断的驱动编写？
Xilinx FPGA

tigercat 发布于2019年01月25日

0 2.4k
请问这些算错吗？
Xilinx FPGA

wangzt 发布于2019年01月25日
wangzt 回复于2019-01-25 16:36:15

2 2.8k
有没有人用过dma接收数据，传输速度不够快怎么回事？
Xilinx FPGA

pat1110 发布于2019年01月25日
pat1110 回复于2019-01-25 16:33:24

2 3.6k
请问我的vivado为什么没有IP in Selected Repository？
Xilinx FPGA

donger205 发布于2019年01月25日

0 2.9k
大家好，请问有没有人用过dma接收数据，我现在传输速度不够快，请问是怎么回事
Xilinx FPGA

qinyi 发布于2019年01月24日
EFJP 回复于2019-01-24 16:44:03

2 2.5k
想问一下我的vivado为什么没有IP in Selected Repository
Xilinx FPGA

dongdg 发布于2019年01月24日

0 3.1k
请问各位大佬，zcu102的mipi摄像头是怎么驱动的，我看了半天硬件和软件部分都没有...
Xilinx FPGA

siib 发布于2019年01月24日

0 3k
请问diligent的zybo和arty开发板，看参数差不多，区别主要在哪里啊？
Xilinx FPGA

无法忘记发布于2019年01月23日
mylatex 回复于2019-01-23 16:38:15

1 3.1k
你们好，请问一下tcp_write返回错误为-1是什么错误
Xilinx FPGA

lesd 发布于2019年01月23日
smlyk 回复于2019-01-23 14:30:46

1 2.5k
请问在调用zynq arm核的时候不用block design 直接在sources里调用可以吗
Xilinx FPGA

lesd 发布于2019年01月23日

0 2.2k
zcu102 主芯片XCZU9FFVB1156E的 ibs 文件谁有？能否分享一下。
Xilinx FPGA

aking 发布于2019年01月23日

0 3k
请问一下那个fclk应该是有时钟输出的，为啥提示没有时钟输入
Xilinx FPGA

k0000000k 发布于2019年01月23日
mylatex 回复于2019-01-23 13:41:37

1 2.8k
萌新问一下，这里的连线是哪里错了
Xilinx FPGA

qinyi 发布于2019年01月23日
k0000000k 回复于2019-01-23 13:33:02

1 2.6k
在做双口ram的仿真时，为什么在读信号有效值，会出现如下图所示现象？期望的是没有...
Xilinx FPGA

zxslhyzrf 发布于2019年01月23日
k0000000k 回复于2019-01-23 13:32:11

2 2.6k
xilinx ultrascale 的开发板有做的没，给推荐一个。谢谢
Xilinx FPGA

tvmnu 发布于2019年01月23日

0 2.4k
各位大佬，zybo做的系统，插上u盘，使用lsusb命令，显示unable initialize libusb...
Xilinx FPGA

tvmnu 发布于2019年01月23日

0 2.4k
各位大神，ddr 写入数据并没有发现问题，读出的数据往后延迟输出了，这是怎么回事啊？
Xilinx FPGA

月落西山发布于2019年01月23日
mylatex 回复于2019-01-23 10:30:08

1 2.5k
请问要设计如下一套系统，这样的方案执行效率怎么样？
Xilinx FPGA

k0000000k 发布于2019年01月23日
月落西山回复于2019-01-23 10:28:33

5 2.8k
zynq7020的板子已经把cmos摄像头数图像数据已经存到DDR中，怎么才能把DDR中的数据...
Xilinx FPGA

epvm 发布于2019年01月23日
qinyi 回复于2019-01-23 10:21:20

3 3.9k
问一下大家 xilinx有几个IP 10G Ethernet Mac和gmii to rgmii 把数据传到板子上...
Xilinx FPGA

qinyi 发布于2019年01月23日

0 2.3k
编译驱动的时候出现这个错误怎么回事？
Xilinx FPGA

general 发布于2019年01月22日

0 2.6k
遇到了一点问题想请教各位大神
Xilinx FPGA

xiwenxian 发布于2019年01月22日

0 2.6k
请问一下zynq7100 里面有没有浮点的IP Core？
Xilinx FPGA

pat1110 发布于2019年01月20日

0 2.7k
请问大佬这些打印信息怎么去掉啊？
Xilinx FPGA

xiangrilia 发布于2019年01月20日

0 2.7k
链接的时候出错了。这些函数是在哪里的？
Xilinx FPGA

agao5567 发布于2019年01月20日
agao5567 回复于2019-01-20 14:08:06

8 2.8k
用zc706做HDMI输出测试时，用tcl创建工程师出现这个错误怎么办？
Xilinx FPGA

stander7 发布于2019年01月20日
stander7 回复于2019-01-20 13:51:10

1 3.6k
做图像显示，图像左侧在闪是什么原因？
Xilinx FPGA

LighBlade 发布于2019年01月20日

0 2.3k
使用lsusb命令，显示unable initialize libusb :-99 怎么回事？
Xilinx FPGA

chenbin 发布于2019年01月20日

0 2.4k
请问这个IP怎么用？
Xilinx FPGA

wwwd2 发布于2019年01月18日

0 2.5k
quartus下面怎么检查tstbench语法错误？
Xilinx FPGA

gl5839 发布于2019年01月18日

0 2.3k

跳至页

关注公众号

联系我们
社区问题咨询：Ebaina-CN
定制需求咨询：xxqk158820

问答
去提问

资料
传资料

专栏
写专栏

问答 去提问

资料 传资料

专栏 写专栏

问答
去提问

资料
传资料

专栏
写专栏