虽万人吾往矣
虽万人吾往矣

虽万人吾往矣

3个粉丝

17

问答

42

专栏

86

资料

虽万人吾往矣  发布于  2023-01-29 09:00:24
采纳率 24%
共17个问答
奥利给~~
951
  • 收藏
  • 点赞
  • 分享
  • 举报

请教一个FPGA读写DDR2的问题

FPGA
 

FPGA型号 : ALTERA的飓风4

问题：

由于我的使用特性，在某段时间内必须连续的读DDR2(1280次)，且读取的相邻地址不同列，

DDR时钟速度为200MHZ，控制器使用半速，用户接口phy_clk为100MHZ，local_size=4’h2，local_be=8‘hff,
我一直读请求有效，抓波形发现，local_ready信号会每8个phy_clk周期才有效一次，也就是说8个PHY_CLK,才会出一个数据，

这实际的速度相当于12.5MHz啊，这个也太慢了！！！有什么好的办法吗？

我来回答
回答0个
时间排序
认可量排序
易百纳技术社区暂无数据
添加附件 添加网盘链接
或将文件直接拖到这里
悬赏：
E币
网盘
* 网盘链接：
* 提取码：
悬赏：
E币

Markdown 语法

  • 加粗**内容**
  • 斜体*内容*
  • 删除线~~内容~~
  • 引用> 引用内容
  • 代码`代码`
  • 代码块```编程语言↵代码```
  • 链接[链接标题](url)
  • 无序列表- 内容
  • 有序列表1. 内容
  • 缩进内容
  • 图片![alt](url)
+ 添加网盘链接/附件

Markdown 语法

  • 加粗**内容**
  • 斜体*内容*
  • 删除线~~内容~~
  • 引用> 引用内容
  • 代码`代码`
  • 代码块```编程语言↵代码```
  • 链接[链接标题](url)
  • 无序列表- 内容
  • 有序列表1. 内容
  • 缩进内容
  • 图片![alt](url)
相关问答
无更多相似问答 去提问
易百纳技术社区
点击登录
-- 积分
-- E币
提问
—
收益
—
被采纳
—
我要提问
社区问答
悬赏问答
举报反馈

举报类型

  • 内容涉黄/赌/毒
  • 内容侵权/抄袭
  • 政治相关
  • 涉嫌广告
  • 侮辱谩骂
  • 其他

详细说明

提醒
你的问题还没有最佳答案，是否结题，结题后将扣除20%的悬赏金
取消
确认
提醒
你的问题还没有最佳答案，是否结题，结题后将根据回答情况扣除相应悬赏金（1回答=1E币）
取消
确认
易百纳技术社区