fly

fly

0个粉丝

7

问答

5

专栏

1

资料

fly  发布于  2022-01-15 14:00:46
采纳率 43%
7个问答
4629

Hi3531D V200 ,VI4+VI5组合成的BT1120无法采集到数据

悬赏金¥ 10
已结题
【问题描述】

   硬件接入VI4_DATA、VI5_DATA做bt1120使用,使用VI5_CLK作为时钟信号,其他的管教复用读配置正确了,VI4上的2组CLK配置成了GPIO,VI5的另一个GPIO也配置成了GPIO
   根据《HiMPP 媒体处理软件 V5.0 开发参考.pdf》中“DEV 的选择与 VI 的时钟必须一致”,后面将VI属性设置VI_DEV:5、VI_CHN:20后采集不到中断;前段AD芯片是一颗HDMI转BT1120的芯片,驱动可以确认正常工作。

【所处环境】

   HI3531Dv200 + bt1120采集

【尝试解决过程】

    1. 将VI_CHN 16 绑定到VI_DEV5 VI无中断;

    2. 设置data_reverse VI无中断;

    3. 掩码对调设置,VI无中断;

【初步分析】

    之前硬件设计一直使用的偶数的设备号,比如VI0+VI1 使用VI0的时钟通道用0 VI4+VI5使用VI4的时钟,使用通道16.这种方式一直可以采集视频。
    但是由于硬件走线原因,他参考硬件设计指南里面可以使用奇数设备号的VI_CLK. 目前只能根据文档《HiMPP 媒体处理软件 V5.0 开发参考.pdf》中“DEV 的选择与 VI 的时钟必须一致”,现在按照这个来配置了还是无法采集到视频。麻烦帮忙解决下。

【定位信息】

详见附件:见日志mpp.log . /dev/logmpp下无错误输出

易百纳技术社区文件: mpp.log
下载
我来回答
回答8个
时间排序
认可量排序

四叶草~

37个粉丝

36

问答

131

专栏

44

资料

四叶草~ 2022-01-15 14:12:00
认可0

你提供下管脚复用配置 实际配置寄存器的值

fly
fly   回复   四叶草~  2022-01-15 14:18:20
0
#VI
himm 0x017C7013C 0x1201 #0x0:MIPI_RX4_D1P; 0x1:VI4_DATA0; 0x3:GPIO16_1;
himm 0x017C70148 0x1201 #0x0:MIPI_RX4_D0N; 0x1:VI4_DATA1; 0x3:GPIO16_4;
himm 0x017C7014C 0x1201 #0x0:MIPI_RX4_D0P; 0x1:VI4_DATA2; 0x3:GPIO16_5;
himm 0x017C70130 0x1201 #0x0:MIPI_RX4_D3N;0x1:VI4_DATA3; 0x3:GPIO15_6;
himm 0x017C70134 0x1201 #0x0:MIPI_RX4_D3P; 0x1:VI4_DATA4; 0x3:GPIO15_7;
himm 0x017C70140 0x1201 #0x0:MIPI_RX4_CKN; 0x1:VI4_DATA5; 0x3:GPIO16_2;
himm 0x017C70144 0x1201 #0x0:MIPI_RX4_CKP; 0x1:VI4_DATA6; 0x3:GPIO16_3;
himm 0x017C70150 0x1201 #0x0:MIPI_RX4_D2N; 0x1:VI4_DATA7; 0x3:GPIO16_6;

himm 0x017C70160 0x1201 #0x0:MIPI_RX5_D1N; 0x1:VI5_DATA0; 0x3:GPIO17_2;
himm 0x017C70174 0x1201 #0x0:MIPI_RX5_D0P; 0x1:VI5_DATA1; 0x3:GPIO17_7;
himm 0x017C70170 0x1201 #0x0:MIPI_RX5_D0N; 0x1:VI5_DATA2; 0x3:GPIO17_6;
himm 0x017C7015C 0x1201 #0x0:MIPI_RX5_D3P; 0x1:VI5_DATA3; 0x3:GPIO17_1;
himm 0x017C70158 0x1201 #0x0:MIPI_RX5_D3N; 0x1:VI5_DATA4; 0x3:GPIO17_0;
himm 0x017C7016C 0x1201 #0x0:MIPI_RX5_CKP; 0x1:VI5_DATA5; 0x3:GPIO17_5;
himm 0x017C70168 0x1201 #0x0:MIPI_RX5_CKN; 0x1:VI5_DATA6; 0x3:GPIO17_4;
himm 0x017C7017C 0x1201 #0x0:MIPI_RX5_D2P; 0x1:VI5_DATA7; 0x3:GPIO18_1;

himm 0x017C70178 0x1201 #0x0:MIPI_RX5_D2N; 0x1:VI5_CLK; 0x3:GPIO18_0;

himm 0x017C70164 0x1203 #0x0:MIPI_RX5_D1P; 0x1:VI5_CLK; 0x3:GPIO17_3;
himm 0x017C70138 0x1203 #0x0:MIPI_RX4_D1N; 0x1:VI4_CLK; 0x3:GPIO16_0
himm 0x017C70154 0x1203 #0x0:MIPI_RX4_D2P;0x1:VI4_CLK;0x3:GPIO16_7;

感谢帮忙

fly
fly   回复   四叶草~  2022-01-15 14:20:41
0

硬件使用的管教接线图如下:

四叶草~
四叶草~   回复   fly  2022-01-15 15:18:56
0

你把输出的VI chn绑到VI DEV5上试试看,并补充mpp的proc和dump如下寄存器
himd.l 0x011025000
himd.l 0x011010000 0xd000 > crg.log

fly

0个粉丝

7

问答

5

专栏

1

资料

fly 2022-01-17 09:42:06
认可0

引用 @四叶草~ “你提供下管脚复用配置 实际配置寄存器的”

你好,这个是将chn16 绑定到/dev5时候的调试信息

易百纳技术社区 文件: dev5的调试信息.zip
下载
四叶草~
四叶草~   回复   fly  2022-01-17 10:03:29
1

那你配置如下寄存器试试:
1.把PERI_CRG9345即地址0x011019204的bit[14:12]vi_p5_cksel改为110即VICAP_CMOS5
2.若做完第一步还不行的话再把PERI_CRG9336的bit[4] vi4_cmos_cken配成1

四叶草~

37个粉丝

36

问答

131

专栏

44

资料

四叶草~ 2022-01-17 10:06:40
认可0
易百纳技术社区该回答已被题主采纳为最佳答案

或者你再尝试下:

  1. vi_p5_cksel为0x110即VICAP_CMOS5基础之上,用chn 20绑定vi dev5。再重新抓proc信息、寄存器himd.l 0x011025000、himd.l 0x011010000 0xd000 > crg.log、himd.l 0x017400000 0x11000 > vicap.log
    2.再确认下硬件连线正确且量下每条连线都有数据输出、前端AD输出BT1120时序正确
fly
fly   回复   四叶草~  2022-01-17 10:21:36
0

第一步就解决问题了,太感谢了

或将文件直接拖到这里
悬赏:
E币
网盘
* 网盘链接:
* 提取码:
悬赏:
E币

Markdown 语法

  • 加粗**内容**
  • 斜体*内容*
  • 删除线~~内容~~
  • 引用> 引用内容
  • 代码`代码`
  • 代码块```编程语言↵代码```
  • 链接[链接标题](url)
  • 无序列表- 内容
  • 有序列表1. 内容
  • 缩进内容
  • 图片![alt](url)
+ 添加网盘链接/附件

Markdown 语法

  • 加粗**内容**
  • 斜体*内容*
  • 删除线~~内容~~
  • 引用> 引用内容
  • 代码`代码`
  • 代码块```编程语言↵代码```
  • 链接[链接标题](url)
  • 无序列表- 内容
  • 有序列表1. 内容
  • 缩进内容
  • 图片![alt](url)
举报反馈

举报类型

  • 内容涉黄/赌/毒
  • 内容侵权/抄袭
  • 政治相关
  • 涉嫌广告
  • 侮辱谩骂
  • 其他

详细说明

易百纳技术社区