基于FPGA自适应数字频率计的设计与实现

　摘要：介绍一种以FPGA（Field Programmable Gate Array）为核心，基于硬件描述语言VHDL的数字频率计设计与实现。在介绍频率测量的原理和测量方法的基础上，针对所设计的频率计需简单易用的要求，采用FPGA和简单的外围电路使系统具有体积小、可靠性高、灵活性强及价格低廉等特点，同时还具有易于升级的特点。
　　在电子工程，资源勘探，仪器仪表等相关应用中，频率计是工程技术人员必不可少的测量工具。频率测量也是电子测量技术中最基本最常见的测量之一。不少物理量的测量，如转速、振动频率等的测量都涉及到或可以转化为频率的测量。目前，市场上有各种多功能、高精度、高频率的数字频率计，但价格不菲。为适应实际工作的需要，本文在简述频率测量的基本原理和方法的基础上，提供一种基于FPGA的数字频率计的设计和实现过程，本方案不但切实可行，而且具有成本低廉、小巧轻便、便于携带等特点。

　　1 数字频率测量原理和方法及本系统硬件框架

　　数字频率计是直接用十进制数字来显示被测信号频率的一种测量装置。它不仅可以测量正弦波、方波、三角波和尖脉冲信号的频率。而且还可以测量它们的周期。数字频率计在测量其他物理量如转速、振动频率等方面也获得广泛应用。
　　1.1 数字频率的测频原理和方法
　　众所周知，所谓“频率”就是周期性信号在单位时间（1s）内变化的次数。若在一定时间间隔T内测得这个周期性信号的重复变化次数N，则其频率可衰示为f=N/T 。
　　数字频率计测频率的原理框图可示如图1（a）。其中脉冲形成电路的作用是：将被测信号变成脉冲信号，其重复频率等于被测频率fx。时间基准信号发生器提供标准的时间脉冲信号、若其周期为1s。则门控电路的输出信号持续时间亦准确地等于1s。闸门电路由标准秒信号进行控制，当秒信号来到时，闸门开通．被测脉冲信号通过闸门送到计数译码显示电路。秒信号结束时闸门关闭，计数器停止计数，各点的波形如图1（b）所示。由于计数器计得的脉冲数N是在1秒时间内的累计数 所以被测频率fx=NHz。


　　

　　目前，有三种常用的数字频率测量方法：直接测量法（以下称M法）、周期测量法（以下称T法）和综合测量法（以下称M/T法）。M法是在给定的闸门时间内测量被测信号的脉冲个数，进行换算得出被测信号的频率。T法是通过测量被测信号一个周期时间计时信号的脉冲个数，然后换算出被测信号的频率。这两种测量法的精度都与被测信号有关，因而它们属于非等精度测量法。而M/T法设实际闸门时间为t，被测信号周期数为Nx，则它通过测量被测信号数个周期的时间，然后换算得出被测信号的频率，克服了测量精度对被测信号的依赖性。M/T法的核心思想是通过闸门信号与被测信号同步，将闸门时间t控制为被测信号周期长度的整数倍。测量时，先打开预置闸门，当检测到被测闸门关闭时，标准信号并不立即停止计数，而是等检测到的被测信号脉冲到达是才停止，完成被测信号的整数个周期的测量。测量的实际闸门时间与预置闸门时间可能不完全相同，但最大差值不超过被测信号的一个周期。
　　1.2 系统的硬件框架设计
　　本系统由脉冲输入电路、整形电路、核心控制电路（由FPGA构成）和输出显示电路组成，如图2所示。

　　
　　图2 系统框图

　　控制的核心芯片是FPGA，它由两大功能模块组成：（1）频率计数模块，包含两个部分，选通时间控制部分，可改变选通时间；计数部分，根据选通时间的长短对被测信号正脉冲进行计数；（2）扫描显示模块，对计数的结果进行扫描显示，从而完成整个测频率的过程。外围的电路相对简单，只有信号输入整形电路和数码管显示电路。
　　系统的工作原理是，被测信号经整形生成矩形波输入到控制核心芯片FPGA的计数模块，计数模块根据所提供的矩形波上升沿计数，计数时间则由选通时间控制部分决定，根据频率所处的范围来决定档位；将计数的结果给显示电路，通过扫描，在数码管上显示频率的大小。
　　整形电路是将待测信号整形变成计数器所要求的脉冲信号。电路形式采用由555定时器所构成的施密特触发器。若待测信号为正弦波，输入整形电路，设置分析为瞬态分析，启动电路，其输入、输出波形如图1（b）所示。由图可见输出为方波，二者频率相同，频率计测得方波的频率即为正弦波的频率。