2496
- 收藏
- 点赞
- 分享
- 举报
打破传统,S2C发布全球首款FPGA验证仿真云系统
FPGA是站在集成电路金字塔顶端的芯片,在5G和AI的驱动下,2018年的市场规模约为60亿美元,预计到2025年市场规模将达到125亿美元,年复合增长率高达10.2%。
近日,国微思尔芯S2C发布全球首款FPGA验证仿真云系统 Prodigy Cloud System,为下一代 SoC 设计验证需要而特别开发的验证仿真云系统。
超大型SoC设计验证成新难点
研发FPGA 拥有极高技术壁垒,需要软件、硬件协同开发。FPGA 布局布线复杂,所需的硬件结构繁琐且良率低。除了考虑芯片架构,编程设计时还需考虑应用场景的多样性、复杂性和效率,设计壁垒比其他类型集成电路更高。
FPGA可编辑的特点使其需要EDA配套软件部分一起使用,FPGA公司不仅需要精专于 IC 设计,更需拥有自主研发适用于硬件部分 EDA 软件的能力。这些都使得FPGA的研发门槛变得相当的高。
而在超大型 SoC设计过程中,复杂且冗长的设计验证工序已成为新的挑战。用传统的EDA软件仿真方法已无法在计划时间内完成验证所需要的程序,加上复杂的应用系统环境,SoC 必须通过硬件的连接才能复制真实的使用场景。
这也只有基于 FPGA的原型验证仿真系统才能达到此目的,加上越来越多的软件和内容需要在SoC 的设计验证上实现,以及软硬件协同设计验证的需求。
构建多功能+可扩展的FPGA云
Prodigy 云系统是一套多功能、可扩展的FPGA原型系统。单个标准服务器机架可建构多达32颗FPGA,多机架可级联形成超大规模的FPGA阵列。Prodigy 云系统提供了从RTL信号级到ESL系统级的多种开发和设计验证方法。
为了最大化ROI,Prodigy云系统配备了系统级的实时控制与监测硬件和基于网页的资源管理软件,以实现FPGA阵列在私有云或公有云上的快速部署,随时随地共享FPGA验证资源。
①单个标准服务器机架可容纳多达32颗FPGA,多机架可级联
②RTL信号级到ESL系统级的开发和验证方法
③基于网页的资源管理软件,用于多用户管理、单FPGA控制及硬件的实时监测
④在统一的图形界面环境中完成所有FPGA开发与验证
⑤丰富的即插即用应用子卡库可帮助快速构建超大型仿真验证云系统。
·FPGA可扩展能力:
支持多种Xilinx或Intel FPGA器件的Prodigy逻辑系统;
每个标准服务器机架最多可以装配8套Prodigy逻辑系统;
使用Intel 10M FPGA,单个服务器机架的最大逻辑密度可达25亿ASIC门;
多个服务器机架可级联以构成超大规模的FPGA阵列。
近日,国微思尔芯S2C发布全球首款FPGA验证仿真云系统 Prodigy Cloud System,为下一代 SoC 设计验证需要而特别开发的验证仿真云系统。
超大型SoC设计验证成新难点
研发FPGA 拥有极高技术壁垒,需要软件、硬件协同开发。FPGA 布局布线复杂,所需的硬件结构繁琐且良率低。除了考虑芯片架构,编程设计时还需考虑应用场景的多样性、复杂性和效率,设计壁垒比其他类型集成电路更高。
FPGA可编辑的特点使其需要EDA配套软件部分一起使用,FPGA公司不仅需要精专于 IC 设计,更需拥有自主研发适用于硬件部分 EDA 软件的能力。这些都使得FPGA的研发门槛变得相当的高。
而在超大型 SoC设计过程中,复杂且冗长的设计验证工序已成为新的挑战。用传统的EDA软件仿真方法已无法在计划时间内完成验证所需要的程序,加上复杂的应用系统环境,SoC 必须通过硬件的连接才能复制真实的使用场景。
这也只有基于 FPGA的原型验证仿真系统才能达到此目的,加上越来越多的软件和内容需要在SoC 的设计验证上实现,以及软硬件协同设计验证的需求。
构建多功能+可扩展的FPGA云
Prodigy 云系统是一套多功能、可扩展的FPGA原型系统。单个标准服务器机架可建构多达32颗FPGA,多机架可级联形成超大规模的FPGA阵列。Prodigy 云系统提供了从RTL信号级到ESL系统级的多种开发和设计验证方法。
为了最大化ROI,Prodigy云系统配备了系统级的实时控制与监测硬件和基于网页的资源管理软件,以实现FPGA阵列在私有云或公有云上的快速部署,随时随地共享FPGA验证资源。
①单个标准服务器机架可容纳多达32颗FPGA,多机架可级联
②RTL信号级到ESL系统级的开发和验证方法
③基于网页的资源管理软件,用于多用户管理、单FPGA控制及硬件的实时监测
④在统一的图形界面环境中完成所有FPGA开发与验证
⑤丰富的即插即用应用子卡库可帮助快速构建超大型仿真验证云系统。
·FPGA可扩展能力:
支持多种Xilinx或Intel FPGA器件的Prodigy逻辑系统;
每个标准服务器机架最多可以装配8套Prodigy逻辑系统;
使用Intel 10M FPGA,单个服务器机架的最大逻辑密度可达25亿ASIC门;
多个服务器机架可级联以构成超大规模的FPGA阵列。
我来回答
回答0个
时间排序
认可量排序
暂无数据
或将文件直接拖到这里
悬赏:
E币
网盘
* 网盘链接:
* 提取码:
悬赏:
E币
Markdown 语法
- 加粗**内容**
- 斜体*内容*
- 删除线~~内容~~
- 引用> 引用内容
- 代码`代码`
- 代码块```编程语言↵代码```
- 链接[链接标题](url)
- 无序列表- 内容
- 有序列表1. 内容
- 缩进内容
- 图片![alt](url)
相关问答
-
2015-04-15 11:48:33
-
2008-07-29 20:25:35
-
2020-08-13 17:26:54
-
2024-05-24 12:19:10
-
2008-10-02 20:20:48
-
2013-08-25 12:57:10
-
2020-08-12 17:13:48
-
2019-04-11 17:14:03
-
2020-06-12 15:13:44
-
2018-12-06 10:50:11
-
2020-08-05 17:03:35
-
2018-11-15 10:31:43
-
2015-01-19 19:33:17
-
2023-07-24 13:47:05
-
2015-05-04 15:28:40
-
2015-04-23 14:53:12
-
2015-11-19 19:06:46
-
2020-10-26 11:17:07
-
2013-11-19 19:23:34
无更多相似问答 去提问
点击登录
-- 积分
-- E币
提问
—
收益
—
被采纳
—
我要提问
切换马甲
上一页
下一页
悬赏问答
-
5Hi3516CV610 如何使用SD卡升级固件
-
5cat /dev/logmpp 报错 <3>[ vi] [func]:vi_send_frame_node [line]:99 [info]:vi pic queue is full!
-
50如何获取vpss chn的图像修改后发送至vo
-
5FPGA通过Bt1120传YUV422数据过来,vi接收不到数据——3516dv500
-
50SS928 运行PQtools 拼接 推到设备里有一半画面会异常
-
53536AV100的sample_vdec输出到CVBS显示
-
10海思板子mpp怎么在vi阶段改变视频数据尺寸
-
10HI3559AV100 多摄像头同步模式
-
9海思ss928单路摄像头vio中加入opencv处理并显示
-
10EB-RV1126-BC-191板子运行自己编码的程序
举报反馈
举报类型
- 内容涉黄/赌/毒
- 内容侵权/抄袭
- 政治相关
- 涉嫌广告
- 侮辱谩骂
- 其他
详细说明
提醒
你的问题还没有最佳答案,是否结题,结题后将扣除20%的悬赏金
取消
确认
提醒
你的问题还没有最佳答案,是否结题,结题后将根据回答情况扣除相应悬赏金(1回答=1E币)
取消
确认