2841
- 收藏
- 点赞
- 分享
- 举报
ADAS主控Hi3521DV200 3521DV200 3520DV400 Hi3520DV500 备货选型资料
ADAS智能化车载主控Hi3521DV200 3521DV200 3520DV400 Hi3520DV500 备货选型资料
一、Hi3520DV500 H.265 编解码 AI 处理器[attach]13805[/attach]
1.处理器内核
ARM Cortex A7 四核@900MHz
− 32KB L1 I-Cache,32KB L1 D-Cache − 256KB L2 Cache − 支持NEON/FPU
多协议视频编解码
H.265 Main Profile, Level 4.1 编码
H.265 Main Profile, Level 4.1 解码
H.264 Baseline/Main/High Profile,Level 4.2 编码
H.264 Baseline/Main/High Profile,Level 4.2 解码
MJPEG/JPEG Baseline 编解码
2.SVP(Smart Vision Processing)
神经网络推理引擎(NNIE)
− 支持多种神经网络
− 0.5Tops运算性能
− 支持完整的API和工具链
− 支持人脸检测/识别、目标检测/跟踪等多种 应用 智能视觉引擎(IVE) − 支持目标跟踪 矩阵运算单元(MAU)
− 支持单精度/半精度浮点 − 支持特征向量比对
备货信息
封装 − RoHS,TFBGA − 管脚间距:0.65mm − 封装大小:15mmx15mm − 工作温度:0°C ~ 70°C
[attach]13806[/attach]
二、Hi3520D V400 H.265编解码器处理器[attach]13807[/attach]
Hi3520D V400
主要规格
处理器核心
臂皮质A7双核@最大1.3千兆赫
−32 KB一级I-cache,32 KB一级D-cache
−256 KB二级缓存
−霓虹灯和FPU
视频编码/解码协议
H、 265主配置文件,4.1级编码
H、 265主配置文件,4.1级解码
H、 264基线/主/高调,4.2级编码
H、 264基线/主/高调,4.2级解码
MPEG-4 SP,L0–L3/ASP L0–L5解码
MJPEG/JPEG基线
视频编解码
H、 265/H.264/JPEG多流编解码
− [email]4x1080p@15fpsH.265[/email]/H.264编码+4xD1@15fpsH、 265/H.264编码+4x1080p@15fpsH、 265/H.264解码+4x1080p@2fpsJPEG编码
− [email]4x720p@30fpsH.265[/email]/H.264编码+4xD1@30fpsH、 265/H.264编码+4x720p@30fpsH、 265/H.264解码+4x720p@2fpsJPEG编码
恒定比特率(CBR)模式、可变比特率(VBR)模式、FIXQP模式、自适应可变比特率(AVBR)模式和QpMap模式
最大40 Mbit/s输出比特率
【备货信息】
−RoHS、TFBGA
−导程节距为0.65 mm(0.03 in.)
−车身尺寸为15 mm x 15 mm(0.59 in。x 0.59英寸)
工作温度范围为0°C(32°F)至70°C
(158华氏度)
[attach]13810[/attach][attach]13809[/attach]
二、Hi3520D V300 H.264编解码器处理器[attach]13811[/attach]
hi3520DV300是针对多路高清(1080p/720p)和多路标清(D1/960H)DVR产品应用开发的一款专业SOC芯片。
Hi3520DV300内置arm A7处理器和高性能的H.264视频编解码引擎,集成了包含多项复杂图像处理算法的高性能视频/图像处理引擎,提供HDMI/VGA高清显示输出能力,同时还集成了丰富的外围接口。该SOC芯片为客户产品提供了高能、优异图像质量的低成本模拟高清/SDI解决方案,同时可大大降低相关产品eBOM成本。
单片 Hi3520DV300 DVR 解决方案
4x720pDVR
4x720p@30fps H.264编码+4xCIF@30fps H.264编码+1x720p @ 30fps H.264解码+4x720p @ 2fps JPEG编码
HDMI+VGA 1080p@60fps同源输出+CVBS输出
4x960H/1280H DVR
4x960H/1280H@30fpsH.264编码+4xCIF @ 30fpsH.264编码+4x960H/1280H @ 30fpsH.264解码+4x960H/1280H @ 2fps JPEG编码
HDMI+VGA 1080p@60fps同源输出+CVBS输出
8xD1 DVR
8xD1@30fps H.264编码+8xCIF@30fps H.264编码+1xD1 @ 30fpsH.264解码+4xD1 @ 2fps JPEG编码
HDMI+VGA 1080p@60fps同源输出+CVBS输出
Hi3520D V200 [attach]13812[/attach]
处理器核心
ARM cortexA9@最大值。660兆赫
−32 KB一级I-cache和32 KB L1 D-cache
−128 KB二级缓存
视频编解码协议
H、 264基线/主/高级4.2 MJPEG/JPEG基线编码/解码
视频编解码
H、 264和JPEG多流编码和解码:
视频输入总计)
-6.6MHz信道,用于144字节交织模式
每个8位接口(4x720p@30fps实时视频
总投入)
−148.5 MHz BT.1120 Y/C交错模式,每8个-
8xD1@6fps+8xCIF@6每秒编码+8xD1@6fps解码+JPEG快照D1@16每秒
8X到岸价@30每秒+8xQCIF@30每秒编码+8xCIF@30fps解码+JPEG快照D1@16每秒
4xD1@30fps+4xCIF@30每秒编码+4xD1@30fps解码+JPEG快照D1@8每秒
4x960H@30fps+4xCIF@30每秒编码+1x960H@30fps解码+JPEG快照960小时@8每秒
Package
− RoHS, Epad-LQFP256
− Lead pitch: 0.4 mm (0.016 in.)
− Body size: 28 mm x 28 mm (1.1 in. x 1.1 in.)
Hi3521D V100 H.265编解码器处理器[attach]13813[/attach]
主要规格
处理器核心
臂皮质A7双核@最大1.3千兆赫
−32 KB一级I-cache,32 KB一级D-cache
−256 KB二级缓存
−霓虹灯和FPU
视频编码/解码协议
H、 265主配置文件,5.0级编码
H、 265主配置文件,5.0级解码
H、 264基线/主/高调,5.1级编码
H、 264基线/主/高调,5.1级解码
MPEG-4 SP,L0–L3/ASP L0–L5解码
MJPEG/JPEG基线
【备货信息】1190pcs/包
−RoHS、TFBGA
-0.03导程(8.0毫米)
−机身尺寸为19 mm x 19 mm(0.75 in。x 0.75英寸)
工作温度范围为0°C(32°F)至70°C
)
[attach]13814[/attach]
[attach]13815[/attach]
Hi3521DV200 H.265 编解码 AI 处理器
主要特点
处理器内核
ARM Cortex A7 四核 @1.2GHz
− 32KB L1 I-Cache , 32KB L1 D-Cache
− 256KB L2 Cache
− 支持 NEON/FPU
多协议视频编解码
H.265 Main Profile, Level 5.0 编码
H.265 Main Profile, Level 5.0 解码
H.264 Baseline/Main/High Profile , Level 5.1 编码
H.264 Baseline/Main/High Profile , Level 5.1 解码
MJPEG/JPEG Baseline 编解码
SVP(Smart Vision Processing)
神经网络推理引擎( NNIE )
− 支持多种神经网络
− 0.8Tops 运算性能
− 支持完整的 API 和工具链
− 支持人脸检测 / 识别、目标检测 / 跟踪等多种应用
智能视觉引擎( IVE )
− 支持目标跟踪
矩阵运算单元( MAU )
− 支持单精度 / 半精度浮点
− 支持特征向量比对
【备货信息】
− RoHS , TFBGA
− 管脚间距: 0.8mm
− 封装大小: 19mmx19mm
− 工作温度: 0 ° C ~ 70 ° C
[attach]13816[/attach]
一、Hi3520DV500 H.265 编解码 AI 处理器[attach]13805[/attach]
1.处理器内核
ARM Cortex A7 四核@900MHz
− 32KB L1 I-Cache,32KB L1 D-Cache − 256KB L2 Cache − 支持NEON/FPU
多协议视频编解码
H.265 Main Profile, Level 4.1 编码
H.265 Main Profile, Level 4.1 解码
H.264 Baseline/Main/High Profile,Level 4.2 编码
H.264 Baseline/Main/High Profile,Level 4.2 解码
MJPEG/JPEG Baseline 编解码
2.SVP(Smart Vision Processing)
神经网络推理引擎(NNIE)
− 支持多种神经网络
− 0.5Tops运算性能
− 支持完整的API和工具链
− 支持人脸检测/识别、目标检测/跟踪等多种 应用 智能视觉引擎(IVE) − 支持目标跟踪 矩阵运算单元(MAU)
− 支持单精度/半精度浮点 − 支持特征向量比对
备货信息
封装 − RoHS,TFBGA − 管脚间距:0.65mm − 封装大小:15mmx15mm − 工作温度:0°C ~ 70°C
[attach]13806[/attach]
二、Hi3520D V400 H.265编解码器处理器[attach]13807[/attach]
Hi3520D V400
主要规格
处理器核心
臂皮质A7双核@最大1.3千兆赫
−32 KB一级I-cache,32 KB一级D-cache
−256 KB二级缓存
−霓虹灯和FPU
视频编码/解码协议
H、 265主配置文件,4.1级编码
H、 265主配置文件,4.1级解码
H、 264基线/主/高调,4.2级编码
H、 264基线/主/高调,4.2级解码
MPEG-4 SP,L0–L3/ASP L0–L5解码
MJPEG/JPEG基线
视频编解码
H、 265/H.264/JPEG多流编解码
− [email]4x1080p@15fpsH.265[/email]/H.264编码+4xD1@15fpsH、 265/H.264编码+4x1080p@15fpsH、 265/H.264解码+4x1080p@2fpsJPEG编码
− [email]4x720p@30fpsH.265[/email]/H.264编码+4xD1@30fpsH、 265/H.264编码+4x720p@30fpsH、 265/H.264解码+4x720p@2fpsJPEG编码
恒定比特率(CBR)模式、可变比特率(VBR)模式、FIXQP模式、自适应可变比特率(AVBR)模式和QpMap模式
最大40 Mbit/s输出比特率
【备货信息】
−RoHS、TFBGA
−导程节距为0.65 mm(0.03 in.)
−车身尺寸为15 mm x 15 mm(0.59 in。x 0.59英寸)
工作温度范围为0°C(32°F)至70°C
(158华氏度)
[attach]13810[/attach][attach]13809[/attach]
二、Hi3520D V300 H.264编解码器处理器[attach]13811[/attach]
hi3520DV300是针对多路高清(1080p/720p)和多路标清(D1/960H)DVR产品应用开发的一款专业SOC芯片。
Hi3520DV300内置arm A7处理器和高性能的H.264视频编解码引擎,集成了包含多项复杂图像处理算法的高性能视频/图像处理引擎,提供HDMI/VGA高清显示输出能力,同时还集成了丰富的外围接口。该SOC芯片为客户产品提供了高能、优异图像质量的低成本模拟高清/SDI解决方案,同时可大大降低相关产品eBOM成本。
单片 Hi3520DV300 DVR 解决方案
4x720pDVR
4x720p@30fps H.264编码+4xCIF@30fps H.264编码+1x720p @ 30fps H.264解码+4x720p @ 2fps JPEG编码
HDMI+VGA 1080p@60fps同源输出+CVBS输出
4x960H/1280H DVR
4x960H/1280H@30fpsH.264编码+4xCIF @ 30fpsH.264编码+4x960H/1280H @ 30fpsH.264解码+4x960H/1280H @ 2fps JPEG编码
HDMI+VGA 1080p@60fps同源输出+CVBS输出
8xD1 DVR
8xD1@30fps H.264编码+8xCIF@30fps H.264编码+1xD1 @ 30fpsH.264解码+4xD1 @ 2fps JPEG编码
HDMI+VGA 1080p@60fps同源输出+CVBS输出
Hi3520D V200 [attach]13812[/attach]
处理器核心
ARM cortexA9@最大值。660兆赫
−32 KB一级I-cache和32 KB L1 D-cache
−128 KB二级缓存
视频编解码协议
H、 264基线/主/高级4.2 MJPEG/JPEG基线编码/解码
视频编解码
H、 264和JPEG多流编码和解码:
视频输入总计)
-6.6MHz信道,用于144字节交织模式
每个8位接口(4x720p@30fps实时视频
总投入)
−148.5 MHz BT.1120 Y/C交错模式,每8个-
8xD1@6fps+8xCIF@6每秒编码+8xD1@6fps解码+JPEG快照D1@16每秒
8X到岸价@30每秒+8xQCIF@30每秒编码+8xCIF@30fps解码+JPEG快照D1@16每秒
4xD1@30fps+4xCIF@30每秒编码+4xD1@30fps解码+JPEG快照D1@8每秒
4x960H@30fps+4xCIF@30每秒编码+1x960H@30fps解码+JPEG快照960小时@8每秒
Package
− RoHS, Epad-LQFP256
− Lead pitch: 0.4 mm (0.016 in.)
− Body size: 28 mm x 28 mm (1.1 in. x 1.1 in.)
Hi3521D V100 H.265编解码器处理器[attach]13813[/attach]
主要规格
处理器核心
臂皮质A7双核@最大1.3千兆赫
−32 KB一级I-cache,32 KB一级D-cache
−256 KB二级缓存
−霓虹灯和FPU
视频编码/解码协议
H、 265主配置文件,5.0级编码
H、 265主配置文件,5.0级解码
H、 264基线/主/高调,5.1级编码
H、 264基线/主/高调,5.1级解码
MPEG-4 SP,L0–L3/ASP L0–L5解码
MJPEG/JPEG基线
【备货信息】1190pcs/包
−RoHS、TFBGA
-0.03导程(8.0毫米)
−机身尺寸为19 mm x 19 mm(0.75 in。x 0.75英寸)
工作温度范围为0°C(32°F)至70°C
)
[attach]13814[/attach]
[attach]13815[/attach]
Hi3521DV200 H.265 编解码 AI 处理器
主要特点
处理器内核
ARM Cortex A7 四核 @1.2GHz
− 32KB L1 I-Cache , 32KB L1 D-Cache
− 256KB L2 Cache
− 支持 NEON/FPU
多协议视频编解码
H.265 Main Profile, Level 5.0 编码
H.265 Main Profile, Level 5.0 解码
H.264 Baseline/Main/High Profile , Level 5.1 编码
H.264 Baseline/Main/High Profile , Level 5.1 解码
MJPEG/JPEG Baseline 编解码
SVP(Smart Vision Processing)
神经网络推理引擎( NNIE )
− 支持多种神经网络
− 0.8Tops 运算性能
− 支持完整的 API 和工具链
− 支持人脸检测 / 识别、目标检测 / 跟踪等多种应用
智能视觉引擎( IVE )
− 支持目标跟踪
矩阵运算单元( MAU )
− 支持单精度 / 半精度浮点
− 支持特征向量比对
【备货信息】
− RoHS , TFBGA
− 管脚间距: 0.8mm
− 封装大小: 19mmx19mm
− 工作温度: 0 ° C ~ 70 ° C
[attach]13816[/attach]
文件: Hi3520DV500 H.265编解码AI处理器简介副本.pdf
下载
我来回答
回答0个
时间排序
认可量排序
暂无数据
或将文件直接拖到这里
悬赏:
E币
网盘
* 网盘链接:
* 提取码:
悬赏:
E币
Markdown 语法
- 加粗**内容**
- 斜体*内容*
- 删除线~~内容~~
- 引用> 引用内容
- 代码`代码`
- 代码块```编程语言↵代码```
- 链接[链接标题](url)
- 无序列表- 内容
- 有序列表1. 内容
- 缩进内容
- 图片![alt](url)
相关问答
-
2020-09-16 18:27:30
-
2020-11-11 15:18:50
-
2020-05-20 15:36:04
-
2020-11-09 17:27:02
-
2021-02-20 11:38:05
-
2017-05-19 17:47:10
-
2022-04-07 14:19:05
-
2019-04-15 16:29:33
-
2019-02-23 14:33:58
-
2019-03-05 00:44:43
-
2019-10-31 14:20:11
-
2017-08-21 18:02:07
-
2018-06-29 13:58:11
-
2019-12-25 15:37:35
-
2015-04-27 15:38:38
-
2021-04-06 19:30:15
-
2019-05-27 23:37:14
-
2023-09-05 10:25:26
-
2020-09-01 15:13:57
无更多相似问答 去提问
点击登录
-- 积分
-- E币
提问
—
收益
—
被采纳
—
我要提问
切换马甲
上一页
下一页
悬赏问答
-
50如何获取vpss chn的图像修改后发送至vo
-
5FPGA通过Bt1120传YUV422数据过来,vi接收不到数据——3516dv500
-
50SS928 运行PQtools 拼接 推到设备里有一半画面会异常
-
53536AV100的sample_vdec输出到CVBS显示
-
10海思板子mpp怎么在vi阶段改变视频数据尺寸
-
10HI3559AV100 多摄像头同步模式
-
9海思ss928单路摄像头vio中加入opencv处理并显示
-
10EB-RV1126-BC-191板子运行自己编码的程序
-
10求HI3519DV500_SDK_V2.0.1.1
-
5有偿求HI3516DV500 + OV5647驱动
举报反馈
举报类型
- 内容涉黄/赌/毒
- 内容侵权/抄袭
- 政治相关
- 涉嫌广告
- 侮辱谩骂
- 其他
详细说明
提醒
你的问题还没有最佳答案,是否结题,结题后将扣除20%的悬赏金
取消
确认
提醒
你的问题还没有最佳答案,是否结题,结题后将根据回答情况扣除相应悬赏金(1回答=1E币)
取消
确认