3468
- 收藏
- 点赞
- 分享
- 举报
FPGA在高精度脉宽测量系统中的应用
测量领域以及仪表仪器领域中,对数字信号的测量主要便是对其信号脉冲宽度进行测量。目前使用最多的方式便是脉冲计数的方式,即通过高频时钟脉冲在待测信号的低电平处或者高电平处进行计数,然后依照脉冲数量,通过计算的方式得到信号宽度,待测信号独立于计数时钟,其信号的上升以及下降沿无法同时钟边沿准确的吻合,所以,该方式得到的误差最大值可以达到一个时钟周期。例如,若是高频时钟为80MHz,那么其最大的误差量可以达到12.5ns。
脉冲计数法的精度也可以通过有效的方式予以提高,其思路如下:首先可以将计数时钟的频率予以提高,其次则是通过时幅转换技术对误差予以降低。测量误差会随着时钟频率的的提高而减小,但是频率提高,相对便会对芯片的要求有所提高。例如,若测量误差要求为1ns 时,其时钟频率必须达到1GHz,一般的计数芯片在这种状态下无法正常工作,并且电路板布线以及加工和材料选择都会成为难题。而使用时幅转换技术就无需对时钟频率有所要求,但是该种方式使用了模拟电路,若是待测频率相对较高,那么测量结果很容易受到噪声的干扰,并且若要求是对信号脉宽进行连续测量,那么电路能否快速反应是该方式需要解决的一大弊病。
而同上述两种方式都不相同的是,文章论述了一种新型的方式,通过数字移相的方式,对脉宽测量精度予以提高。该方式采用FPGA 芯片,实现了高精度脉宽测量。
1.测量原理
两路同频信号以一路作为参考,将另一路以该路信号作为参考,进行滞后或者超前的移动,从而形成相应的相位差,这边是移相。该种测量方式通常使用延时方法,通过对两数字信号之间产生的相位差以延时长短进行决定,这种测量原理的基础即数字移相技术。原始计数时钟信号CLK0 通过移相后得到CLK90、CLK180、CLK270。相位之间依次相差90°,通过这四路时钟信号对四个相同计数器进行同时驱动,从而完成信号计数。
2.系统实现
计数时钟之间所具有的相位差是该系统保持正常运行的基础,原始时钟频率通常所具有的频率一般较高,频率接100MHz,而周期也大于10ns 而小于20ns,所以即便是存在延迟时间也仅仅只有几ns;另外,为了避免由于传送延迟而对电路板芯片造成不利影响,必须保证系统的柔性以及稳定和精度。文章通过对可编程门阵列,对测量方法予以实现。通过下图的分析可以看出,测量结果最终被送入到FIFO 缓存,从而在处理速度上可以有效得以提高,最终通过PLC总线完成数据的传送。
各个模块之间的时序需要予以协调控制,而通过逻辑控制则可以有效的得以时间,并使得系统能够正常运行。而FIFO 缓冲模块是在FPGA 芯片中予以实现,另外,逻辑控制也是在该芯片中予以实现的。
脉冲计数法的精度也可以通过有效的方式予以提高,其思路如下:首先可以将计数时钟的频率予以提高,其次则是通过时幅转换技术对误差予以降低。测量误差会随着时钟频率的的提高而减小,但是频率提高,相对便会对芯片的要求有所提高。例如,若测量误差要求为1ns 时,其时钟频率必须达到1GHz,一般的计数芯片在这种状态下无法正常工作,并且电路板布线以及加工和材料选择都会成为难题。而使用时幅转换技术就无需对时钟频率有所要求,但是该种方式使用了模拟电路,若是待测频率相对较高,那么测量结果很容易受到噪声的干扰,并且若要求是对信号脉宽进行连续测量,那么电路能否快速反应是该方式需要解决的一大弊病。
而同上述两种方式都不相同的是,文章论述了一种新型的方式,通过数字移相的方式,对脉宽测量精度予以提高。该方式采用FPGA 芯片,实现了高精度脉宽测量。
1.测量原理
两路同频信号以一路作为参考,将另一路以该路信号作为参考,进行滞后或者超前的移动,从而形成相应的相位差,这边是移相。该种测量方式通常使用延时方法,通过对两数字信号之间产生的相位差以延时长短进行决定,这种测量原理的基础即数字移相技术。原始计数时钟信号CLK0 通过移相后得到CLK90、CLK180、CLK270。相位之间依次相差90°,通过这四路时钟信号对四个相同计数器进行同时驱动,从而完成信号计数。
2.系统实现
计数时钟之间所具有的相位差是该系统保持正常运行的基础,原始时钟频率通常所具有的频率一般较高,频率接100MHz,而周期也大于10ns 而小于20ns,所以即便是存在延迟时间也仅仅只有几ns;另外,为了避免由于传送延迟而对电路板芯片造成不利影响,必须保证系统的柔性以及稳定和精度。文章通过对可编程门阵列,对测量方法予以实现。通过下图的分析可以看出,测量结果最终被送入到FIFO 缓存,从而在处理速度上可以有效得以提高,最终通过PLC总线完成数据的传送。
各个模块之间的时序需要予以协调控制,而通过逻辑控制则可以有效的得以时间,并使得系统能够正常运行。而FIFO 缓冲模块是在FPGA 芯片中予以实现,另外,逻辑控制也是在该芯片中予以实现的。
我来回答
回答0个
时间排序
认可量排序
暂无数据
或将文件直接拖到这里
悬赏:
E币
网盘
* 网盘链接:
* 提取码:
悬赏:
E币
Markdown 语法
- 加粗**内容**
- 斜体*内容*
- 删除线~~内容~~
- 引用> 引用内容
- 代码`代码`
- 代码块```编程语言↵代码```
- 链接[链接标题](url)
- 无序列表- 内容
- 有序列表1. 内容
- 缩进内容
- 图片![alt](url)
相关问答
-
2023-01-30 08:40:34
-
2012-12-04 13:36:34
-
2013-12-03 17:06:28
-
2020-09-25 17:10:11
-
2016-03-25 16:48:07
-
2008-07-15 17:34:20
-
2016-03-27 16:44:49
-
12018-07-06 16:07:15
-
2008-10-28 16:52:10
-
2008-07-10 20:22:22
-
2020-03-06 23:49:11
-
2020-10-10 17:53:41
-
2016-03-25 02:21:12
-
2013-06-22 20:01:48
-
2018-07-10 14:24:43
-
2020-09-04 20:46:43
-
2013-11-29 23:02:26
-
2008-08-24 15:39:37
-
2008-08-14 00:59:48
无更多相似问答 去提问
点击登录
-- 积分
-- E币
提问
—
收益
—
被采纳
—
我要提问
切换马甲
上一页
下一页
悬赏问答
-
50如何获取vpss chn的图像修改后发送至vo
-
5FPGA通过Bt1120传YUV422数据过来,vi接收不到数据——3516dv500
-
50SS928 运行PQtools 拼接 推到设备里有一半画面会异常
-
53536AV100的sample_vdec输出到CVBS显示
-
10海思板子mpp怎么在vi阶段改变视频数据尺寸
-
10HI3559AV100 多摄像头同步模式
-
9海思ss928单路摄像头vio中加入opencv处理并显示
-
10EB-RV1126-BC-191板子运行自己编码的程序
-
10求HI3519DV500_SDK_V2.0.1.1
-
5有偿求HI3516DV500 + OV5647驱动
举报反馈
举报类型
- 内容涉黄/赌/毒
- 内容侵权/抄袭
- 政治相关
- 涉嫌广告
- 侮辱谩骂
- 其他
详细说明
提醒
你的问题还没有最佳答案,是否结题,结题后将扣除20%的悬赏金
取消
确认
提醒
你的问题还没有最佳答案,是否结题,结题后将根据回答情况扣除相应悬赏金(1回答=1E币)
取消
确认