2177
- 收藏
- 点赞
- 分享
- 举报
快速了解PL102-10TC-R
快速了解PL102-10TC-R
描述 PL102-10TC-R是一款高性能,低偏移,低抖动零延迟缓冲器,专为分配高速时钟而设计,采用8引脚SOP或6引脚SOT23封装。它有两个与输入同步的输出。通过CLKOUT反馈到PLL的输入建立同步。由于输入和输出之间的偏差小于350 ps,因此器件充当零延迟缓冲器。
特征 频率范围: -15至170MHz @ 3.3V -15至145MHz @ 2.5V 内部锁相环允许参考时钟上的扩频调制传递到输出。 零输入到输出延迟 小于700ps的设备到设备偏差 输出之间的偏差小于200ps 小于100ps周期到周期抖动
- 2.5V或3.3V电源 *提供8引脚SOP或6引脚SOT绿色/符合RoHS标准的封装
规格参数
制造商: Microchip
产品种类: 时钟缓冲器
RoHS: 详细信息
系列: PL102-10
安装风格: SMD/SMT
封装 / 箱体: SOT-23-6
封装: Cut Tape
商标: Microchip Technology / Micrel
产品类型: Clock Buffer
子类别: Clock & Timer ICs
单位重量: 6.500 mg
更多原装现货PL102-10TC-R,可以搜索:http://www.dzsc.com/ic-detail/9_7198.html
我来回答
回答0个
时间排序
认可量排序
暂无数据
或将文件直接拖到这里
悬赏:
E币
网盘
* 网盘链接:
* 提取码:
悬赏:
E币
Markdown 语法
- 加粗**内容**
- 斜体*内容*
- 删除线~~内容~~
- 引用> 引用内容
- 代码`代码`
- 代码块```编程语言↵代码```
- 链接[链接标题](url)
- 无序列表- 内容
- 有序列表1. 内容
- 缩进内容
- 图片![alt](url)
相关问答
-
2019-05-16 15:43:22
-
2019-03-06 14:49:23
-
2019-03-08 14:24:38
-
2019-05-24 15:07:03
-
2019-04-19 14:15:04
-
2019-02-27 16:12:39
-
2019-06-05 15:19:02
-
2018-12-06 14:36:05
-
2018-12-20 17:18:08
-
2018-10-23 11:20:23
-
2016-03-22 15:04:03
-
2018-12-02 11:10:45
-
2018-03-19 17:42:22
-
2017-06-26 23:17:20
-
2018-05-16 10:09:39
-
2018-03-12 17:48:39
-
2017-10-25 15:50:53
-
2023-04-23 11:51:55
-
2019-01-13 10:49:16
无更多相似问答 去提问
点击登录
-- 积分
-- E币
提问
—
收益
—
被采纳
—
我要提问
切换马甲
上一页
下一页
悬赏问答
-
5Hi3516CV610 如何使用SD卡升级固件
-
5cat /dev/logmpp 报错 <3>[ vi] [func]:vi_send_frame_node [line]:99 [info]:vi pic queue is full!
-
50如何获取vpss chn的图像修改后发送至vo
-
5FPGA通过Bt1120传YUV422数据过来,vi接收不到数据——3516dv500
-
50SS928 运行PQtools 拼接 推到设备里有一半画面会异常
-
53536AV100的sample_vdec输出到CVBS显示
-
10海思板子mpp怎么在vi阶段改变视频数据尺寸
-
10HI3559AV100 多摄像头同步模式
-
9海思ss928单路摄像头vio中加入opencv处理并显示
-
10EB-RV1126-BC-191板子运行自己编码的程序
举报反馈
举报类型
- 内容涉黄/赌/毒
- 内容侵权/抄袭
- 政治相关
- 涉嫌广告
- 侮辱谩骂
- 其他
详细说明
提醒
你的问题还没有最佳答案,是否结题,结题后将扣除20%的悬赏金
取消
确认
提醒
你的问题还没有最佳答案,是否结题,结题后将根据回答情况扣除相应悬赏金(1回答=1E币)
取消
确认