zzzzzx

0个粉丝

问答

专栏

资料

zzzzzx 发布于 2019-01-15 17:02:52

采纳率 0%

2749

收藏
点赞
分享

微信扫码分享

QQ好友
举报

请问一下dma中断是由什么信号引起的？

Xilinx

FPGA

大家好，我现在从pl端写数据给fifo，再通过dma给ddr，现在dma中端不起作用，请问一下dma中断是由什么信号引起的？

我来回答

回答9个

时间排序

认可量排序

288HK

0个粉丝

问答

专栏

资料

288HK 2019-01-15 17:03:19

认可0 回复引用举报

dma中断就是完成的标志

zzzzzx

0个粉丝

问答

专栏

资料

zzzzzx 2019-01-15 17:04:28

认可0 回复引用举报

[quote][url=forum.php?mod=redirect&goto=findpost&pid=121747&ptid=57038]288HK 发表于 2019-1-15 17:03[/url]
dma中断就是完成的标志[/quote]

是读完自定义的数据以后，自己产生的中断吗？

288HK

0个粉丝

问答

专栏

资料

288HK 2019-01-15 17:05:40

认可0 回复引用举报

[quote][url=forum.php?mod=redirect&goto=findpost&pid=121748&ptid=57038]zzzzzx 发表于 2019-1-15 17:04[/url]
是读完自定义的数据以后，自己产生的中断吗？[/quote]

axidma控制器两个中断。一个是dma发送完成，产生一个，一个dma接收完成，产生一个

zzzzzx

0个粉丝

问答

专栏

资料

zzzzzx 2019-01-15 17:06:18

认可0 回复引用举报

[quote][url=forum.php?mod=redirect&goto=findpost&pid=121749&ptid=57038]288HK 发表于 2019-1-15 17:05[/url]
axidma控制器两个中断。一个是dma发送完成，产生一个，一个dma接收完成，产生一个[/quote]

我现在只用s2mm那个中断

288HK

0个粉丝

问答

专栏

资料

288HK 2019-01-15 17:07:02

认可0 回复引用举报

[quote][url=forum.php?mod=redirect&goto=findpost&pid=121750&ptid=57038]zzzzzx 发表于 2019-1-15 17:06[/url]
我现在只用s2mm那个中断[/quote]

linuxdma完成有个回调函数，这个函数就是完成后被调用

zzzzzx

0个粉丝

问答

专栏

资料

zzzzzx 2019-01-15 17:08:06

认可0 回复引用举报

[quote][url=forum.php?mod=redirect&goto=findpost&pid=121751&ptid=57038]288HK 发表于 2019-1-15 17:07[/url]
linuxdma完成有个回调函数，这个函数就是完成后被调用[/quote]

我现在从pl端一个一个的写数据，但是没有last信号，一直写，我想问一下，就是中断从接收通道接收部分数据完成后产生的吗

288HK

0个粉丝

问答

专栏

资料

288HK 2019-01-15 17:08:54

认可0 回复引用举报

[quote][url=forum.php?mod=redirect&goto=findpost&pid=121752&ptid=57038]zzzzzx 发表于 2019-1-15 17:08[/url]
我现在从pl端一个一个的写数据，但是没有last信号，一直写，我想问一下，就是中断从接收通道接收部分数据 ...[/quote]

last信号时高速控制器最后一个数据，才产生中断

zzzzzx

0个粉丝

问答

专栏

资料

zzzzzx 2019-01-15 17:09:27

认可0 回复引用举报

[quote][url=forum.php?mod=redirect&goto=findpost&pid=121753&ptid=57038]288HK 发表于 2019-1-15 17:08[/url]
last信号时高速控制器最后一个数据，才产生中断[/quote]

还是从pl端写入fifo的last信号决定？

288HK

0个粉丝

问答

专栏

资料

288HK 2019-01-15 17:10:18

认可0 回复引用举报

[quote][url=forum.php?mod=redirect&goto=findpost&pid=121754&ptid=57038]zzzzzx 发表于 2019-1-15 17:09[/url]
还是从pl端写入fifo的last信号决定？[/quote]

没有last不行的。这个我没试过，你可以试试