2237
- 收藏
- 点赞
- 分享
- 举报
在verilog修改内部slv_reg的值,但是在sdk中读不出来是怎么回事?
各位大佬,请问在新建axi的ip时,在verilog修改内部slv_reg的值,但是在sdk中读不出来 ,而且内部用axi_clk做分频点流水灯也不好使。看上去就是好像没有axi_clk或者寄存器映射错误 ,请问各位前辈遇到过类似问题吗??使用xc7z020clg400-1,vivado版本1016.1,感谢各位前辈
我来回答
回答0个
时间排序
认可量排序
暂无数据
或将文件直接拖到这里
悬赏:
E币
网盘
* 网盘链接:
* 提取码:
悬赏:
E币
Markdown 语法
- 加粗**内容**
- 斜体*内容*
- 删除线~~内容~~
- 引用> 引用内容
- 代码`代码`
- 代码块```编程语言↵代码```
- 链接[链接标题](url)
- 无序列表- 内容
- 有序列表1. 内容
- 缩进内容
- 图片![alt](url)
相关问答
-
2019-01-16 15:35:15
-
2020-12-06 23:06:34
-
2020-03-24 11:08:09
-
2024-01-21 11:53:55
-
2019-01-04 09:40:53
-
2020-11-24 18:30:26
-
2018-12-08 10:28:16
-
2020-05-08 14:29:05
-
2019-01-21 09:16:59
-
2018-08-24 13:43:36
-
2023-04-18 11:34:50
-
2018-08-22 09:19:51
-
2019-02-18 16:32:53
-
2016-09-08 08:51:05
-
2019-01-07 17:33:38
-
2017-07-11 09:50:46
-
2019-01-29 16:35:46
-
2021-01-13 11:35:59
-
2023-08-28 09:29:27
无更多相似问答 去提问
点击登录
-- 积分
-- E币
提问
—
收益
—
被采纳
—
我要提问
切换马甲
上一页
下一页
悬赏问答
-
5Hi3516CV610 如何使用SD卡升级固件
-
5cat /dev/logmpp 报错 <3>[ vi] [func]:vi_send_frame_node [line]:99 [info]:vi pic queue is full!
-
50如何获取vpss chn的图像修改后发送至vo
-
5FPGA通过Bt1120传YUV422数据过来,vi接收不到数据——3516dv500
-
50SS928 运行PQtools 拼接 推到设备里有一半画面会异常
-
53536AV100的sample_vdec输出到CVBS显示
-
10海思板子mpp怎么在vi阶段改变视频数据尺寸
-
10HI3559AV100 多摄像头同步模式
-
9海思ss928单路摄像头vio中加入opencv处理并显示
-
10EB-RV1126-BC-191板子运行自己编码的程序
举报反馈
举报类型
- 内容涉黄/赌/毒
- 内容侵权/抄袭
- 政治相关
- 涉嫌广告
- 侮辱谩骂
- 其他
详细说明
提醒
你的问题还没有最佳答案,是否结题,结题后将扣除20%的悬赏金
取消
确认
提醒
你的问题还没有最佳答案,是否结题,结题后将根据回答情况扣除相应悬赏金(1回答=1E币)
取消
确认