flyman46
flyman46

flyman46

0个粉丝

33

问答

0

专栏

1

资料

flyman46  发布于  2019-01-08 15:55:09
采纳率 0%
共33个问答
10119
  • 收藏
  • 点赞
  • 分享
  • 举报

有人调试过Xilinx的Aurora吗？channel up信号时钟不拉高怎么办？

Xilinx
 
FPGA
 
有人调试过Xilinx的Aurora吗？channel up信号时钟不拉高，我是用的一个板子，开环，光纤输出接输入
我来回答
回答1个
时间排序
认可量排序
李锐博恩

李锐博恩

11个粉丝

0

问答

60

专栏

2

资料

李锐博恩 2020-12-02 21:41:56
认可0

可以看看demo程序，对比找拉不高的原因，或者看看aurora数据手册，有专门一块将拉不高的情况如何debug

添加附件 添加网盘链接
或将文件直接拖到这里
悬赏：
E币
网盘
* 网盘链接：
* 提取码：
悬赏：
E币

Markdown 语法

  • 加粗**内容**
  • 斜体*内容*
  • 删除线~~内容~~
  • 引用> 引用内容
  • 代码`代码`
  • 代码块```编程语言↵代码```
  • 链接[链接标题](url)
  • 无序列表- 内容
  • 有序列表1. 内容
  • 缩进内容
  • 图片![alt](url)
+ 添加网盘链接/附件

Markdown 语法

  • 加粗**内容**
  • 斜体*内容*
  • 删除线~~内容~~
  • 引用> 引用内容
  • 代码`代码`
  • 代码块```编程语言↵代码```
  • 链接[链接标题](url)
  • 无序列表- 内容
  • 有序列表1. 内容
  • 缩进内容
  • 图片![alt](url)
相关问答
无更多相似问答 去提问
易百纳技术社区
点击登录
-- 积分
-- E币
提问
—
收益
—
被采纳
—
我要提问
社区问答
悬赏问答
举报反馈

举报类型

  • 内容涉黄/赌/毒
  • 内容侵权/抄袭
  • 政治相关
  • 涉嫌广告
  • 侮辱谩骂
  • 其他

详细说明

提醒
你的问题还没有最佳答案，是否结题，结题后将扣除20%的悬赏金
取消
确认
提醒
你的问题还没有最佳答案，是否结题，结题后将根据回答情况扣除相应悬赏金（1回答=1E币）
取消
确认
易百纳技术社区