明熙
明熙

明熙

0个粉丝

40

问答

0

专栏

0

资料

明熙  发布于  2019-01-07 15:40:05
采纳率 0%
共40个问答
4050
  • 收藏
  • 点赞
  • 分享
  • 举报

给了时许约束后，是否还需要给时钟分配一个引脚约束呢？

Xilinx
 
FPGA
 
我将一个引脚定义为时钟，给了时许约束后，是否还需要给时钟分配一个引脚约束呢？谢谢大佬
我来回答
回答3个
时间排序
认可量排序
李锐博恩

李锐博恩

11个粉丝

0

问答

60

专栏

2

资料

李锐博恩 2020-12-02 21:43:02
认可0

肯定需要呀，不引脚约束，内部是不能使用这个时钟的

Lupho

Lupho

0个粉丝

0

问答

0

专栏

0

资料

Lupho 2023-03-14 08:49:19
认可0

需要，不约束引脚软件没法识别对应哪个位置

易百纳用户01878

易百纳用户01878

0个粉丝

0

问答

2

专栏

129

资料

易百纳用户01878 2023-03-14 09:29:14
认可0

在设计数字电路时，引脚约束是非常重要的。即使已经给出时许约束，仍然需要为时钟分配引脚约束，以确保时钟信号在电路中正确传输，并避免时钟抖动或时钟延迟等问题。引脚约束通常是指定每个引脚的输入输出标准、负载容量、驱动电流等电学特性，以确保电路的稳定性和可靠性。因此，在进行数字电路设计时，需要同时考虑时许约束和引脚约束，以确保设计的正确性和性能。

添加附件 添加网盘链接
或将文件直接拖到这里
悬赏：
E币
网盘
* 网盘链接：
* 提取码：
悬赏：
E币

Markdown 语法

  • 加粗**内容**
  • 斜体*内容*
  • 删除线~~内容~~
  • 引用> 引用内容
  • 代码`代码`
  • 代码块```编程语言↵代码```
  • 链接[链接标题](url)
  • 无序列表- 内容
  • 有序列表1. 内容
  • 缩进内容
  • 图片![alt](url)
+ 添加网盘链接/附件

Markdown 语法

  • 加粗**内容**
  • 斜体*内容*
  • 删除线~~内容~~
  • 引用> 引用内容
  • 代码`代码`
  • 代码块```编程语言↵代码```
  • 链接[链接标题](url)
  • 无序列表- 内容
  • 有序列表1. 内容
  • 缩进内容
  • 图片![alt](url)
相关问答
无更多相似问答 去提问
易百纳技术社区
点击登录
-- 积分
-- E币
提问
—
收益
—
被采纳
—
我要提问
社区问答
悬赏问答
举报反馈

举报类型

  • 内容涉黄/赌/毒
  • 内容侵权/抄袭
  • 政治相关
  • 涉嫌广告
  • 侮辱谩骂
  • 其他

详细说明

提醒
你的问题还没有最佳答案，是否结题，结题后将扣除20%的悬赏金
取消
确认
提醒
你的问题还没有最佳答案，是否结题，结题后将根据回答情况扣除相应悬赏金（1回答=1E币）
取消
确认
易百纳技术社区