qyp1647

qyp1647

0个粉丝

32

问答

0

专栏

2

资料

qyp1647  发布于  2018-12-27 14:44:31
采纳率 0%
32个问答
2265

我下载的代码是VHDL和Verilog 混合的,请问可以在一个工程下编译么?

   


大佬们,我下载的那个代码是VHDL和Verilog 混合的,可以在一个工程下编译么,我只把其中的Verilog文件添加到了一个工程下进行编译,然后有19个错误,我是不是应该把那些VHDL 文件也添加到一起进行编译呢?

我来回答
回答1个
时间排序
认可量排序

ns001x

0个粉丝

28

问答

0

专栏

1

资料

ns001x 2018-12-27 14:45:03
认可0
vhdl是可以和verilog一起用的
或将文件直接拖到这里
悬赏:
E币
网盘
* 网盘链接:
* 提取码:
悬赏:
E币

Markdown 语法

  • 加粗**内容**
  • 斜体*内容*
  • 删除线~~内容~~
  • 引用> 引用内容
  • 代码`代码`
  • 代码块```编程语言↵代码```
  • 链接[链接标题](url)
  • 无序列表- 内容
  • 有序列表1. 内容
  • 缩进内容
  • 图片![alt](url)
+ 添加网盘链接/附件

Markdown 语法

  • 加粗**内容**
  • 斜体*内容*
  • 删除线~~内容~~
  • 引用> 引用内容
  • 代码`代码`
  • 代码块```编程语言↵代码```
  • 链接[链接标题](url)
  • 无序列表- 内容
  • 有序列表1. 内容
  • 缩进内容
  • 图片![alt](url)
相关问答
无更多相似问答 去提问
举报反馈

举报类型

  • 内容涉黄/赌/毒
  • 内容侵权/抄袭
  • 政治相关
  • 涉嫌广告
  • 侮辱谩骂
  • 其他

详细说明

易百纳技术社区