lesd
lesd

lesd

0个粉丝

50

问答

0

专栏

2

资料

lesd  发布于  2018-12-19 10:05:35
采纳率 0%
共50个问答
2861
  • 收藏
  • 点赞
  • 分享
  • 举报

如何用verilog设计出在一个时钟周期内完成16*16位有符号数输入的乘法器

Xilinx
 
FPGA
 
如何用verilog设计出在一个时钟周期内完成16*16位有符号数输入的乘法器？已经尝试了好几个方案，都不能解决，特来求助？
我来回答
回答1个
时间排序
认可量排序
jgbl

jgbl

0个粉丝

82

问答

0

专栏

1

资料

jgbl 2018-12-19 10:07:22
认可0
可以调IP核:)
添加附件 添加网盘链接
或将文件直接拖到这里
悬赏：
E币
网盘
* 网盘链接：
* 提取码：
悬赏：
E币

Markdown 语法

  • 加粗**内容**
  • 斜体*内容*
  • 删除线~~内容~~
  • 引用> 引用内容
  • 代码`代码`
  • 代码块```编程语言↵代码```
  • 链接[链接标题](url)
  • 无序列表- 内容
  • 有序列表1. 内容
  • 缩进内容
  • 图片![alt](url)
+ 添加网盘链接/附件

Markdown 语法

  • 加粗**内容**
  • 斜体*内容*
  • 删除线~~内容~~
  • 引用> 引用内容
  • 代码`代码`
  • 代码块```编程语言↵代码```
  • 链接[链接标题](url)
  • 无序列表- 内容
  • 有序列表1. 内容
  • 缩进内容
  • 图片![alt](url)
相关问答
无更多相似问答 去提问
易百纳技术社区
点击登录
-- 积分
-- E币
提问
—
收益
—
被采纳
—
我要提问
社区问答
悬赏问答
举报反馈

举报类型

  • 内容涉黄/赌/毒
  • 内容侵权/抄袭
  • 政治相关
  • 涉嫌广告
  • 侮辱谩骂
  • 其他

详细说明

提醒
你的问题还没有最佳答案，是否结题，结题后将扣除20%的悬赏金
取消
确认
提醒
你的问题还没有最佳答案，是否结题，结题后将根据回答情况扣除相应悬赏金（1回答=1E币）
取消
确认
易百纳技术社区