明熙
明熙

明熙

0个粉丝

40

问答

0

专栏

0

资料

明熙  发布于  2018-12-17 16:45:12
采纳率 0%
共40个问答
2435
  • 收藏
  • 点赞
  • 分享
  • 举报

我自己写了一个PL端的verilog，想连接AXI_HP来对DDR内存读写，请问我写的verilog到...

Xilinx
 
FPGA
 
我自己写了一个PL端的verilog，想连接AXI_HP来对DDR内存读写，请问我写的verilog到底如何和AXI_HP对接？
我来回答
回答5个
时间排序
认可量排序
ashu

ashu

0个粉丝

4

问答

0

专栏

0

资料

ashu 2018-12-17 16:45:43
认可0
  用核 DMA
明熙

明熙

0个粉丝

40

问答

0

专栏

0

资料

明熙 2018-12-17 16:46:33
认可0
[quote][url=forum.php?mod=redirect&goto=findpost&pid=116483&ptid=55233]ashu 发表于 2018-12-17 16:45[/url]
用核 DMA[/quote]

用DMA，那我的verilog代码怎么连接这个核？我现在用vivado，他的例子是C代码访问DMA然后访问ddr，但是我的是verilog写的代码，怎么连接上，实在没搞懂
JXEV

JXEV

0个粉丝

14

问答

0

专栏

0

资料

JXEV 2018-12-17 16:47:10
认可0
用axi4协议自己写一个总线核
明熙

明熙

0个粉丝

40

问答

0

专栏

0

资料

明熙 2018-12-17 16:47:37
认可0
[quote][url=forum.php?mod=redirect&goto=findpost&pid=116485&ptid=55233]JXEV 发表于 2018-12-17 16:47[/url]
用axi4协议自己写一个总线核[/quote]

是不是很复杂？
JXEV

JXEV

0个粉丝

14

问答

0

专栏

0

资料

JXEV 2018-12-17 16:48:23
认可0
[quote][url=forum.php?mod=redirect&goto=findpost&pid=116486&ptid=55233]明熙 发表于 2018-12-17 16:47[/url]
是不是很复杂？[/quote]

不复杂，github上也有现成的，支持burst传输。
添加附件 添加网盘链接
或将文件直接拖到这里
悬赏：
E币
网盘
* 网盘链接：
* 提取码：
悬赏：
E币

Markdown 语法

  • 加粗**内容**
  • 斜体*内容*
  • 删除线~~内容~~
  • 引用> 引用内容
  • 代码`代码`
  • 代码块```编程语言↵代码```
  • 链接[链接标题](url)
  • 无序列表- 内容
  • 有序列表1. 内容
  • 缩进内容
  • 图片![alt](url)
+ 添加网盘链接/附件

Markdown 语法

  • 加粗**内容**
  • 斜体*内容*
  • 删除线~~内容~~
  • 引用> 引用内容
  • 代码`代码`
  • 代码块```编程语言↵代码```
  • 链接[链接标题](url)
  • 无序列表- 内容
  • 有序列表1. 内容
  • 缩进内容
  • 图片![alt](url)
相关问答
无更多相似问答 去提问
易百纳技术社区
点击登录
-- 积分
-- E币
提问
—
收益
—
被采纳
—
我要提问
社区问答
悬赏问答
举报反馈

举报类型

  • 内容涉黄/赌/毒
  • 内容侵权/抄袭
  • 政治相关
  • 涉嫌广告
  • 侮辱谩骂
  • 其他

详细说明

提醒
你的问题还没有最佳答案，是否结题，结题后将扣除20%的悬赏金
取消
确认
提醒
你的问题还没有最佳答案，是否结题，结题后将根据回答情况扣除相应悬赏金（1回答=1E币）
取消
确认
易百纳技术社区