4851
- 收藏
- 点赞
- 分享
- 举报
hi3519v101 调试mipi1接口问题
本帖最后由 天最 于 2018-11-16 09:19 编辑
为什么看不到mipi detect info 里面的width和height????????有哪位大神知道的??请指教一下~~~
~ #
~ # cat /proc/umap/hi_mipi
Module: [MIPI], Build Time: [Nov 10 2017, 14:11:03]
-----Combo DEV ATTR-----------------------------------------------------------------------------------------------------
Devno WorkMode DataType WDRMode LinkId ImgX ImgY ImgW ImgH SyncMode DataEndian SyncCodeEndian
0 MIPI RAW12 None 1 0 0 1920 1080 N/A N/A N/A
-----LINK INFO------------------------------------------------------
LinkIdx LaneCount LaneId PhyData AlignedData ValidLane
1 4 0, 1, 2, 3 0xb01a15f8 0x600b7500 0, 1, 2, 3
-----mipi detect info----------------------------------------------------
Devno VC width height
0 0 0 0
0 1 0 0
0 2 0 0
0 3 0 0
-----fsm timeout and escape info---------------------------------------------
link clkTOutCnt d0TOutCnt d1TOutCnt d2TOutCnt d3TOutCnt clkEscCnt d0EscCnt d1EscCnt d2EscCnt d3EscCnt
0 0 0 0 0 0 0 0 0 0 0
1 0 0 0 0 0 0 0 0 0 0
2 0 0 0 0 0 0 0 0 0 0
-----MIPI int error info-----------------------------------------------------------
Devno vc0CRC vc1CRC vc2CRC vc3CRC vc0OrderErr vc1OrderErr vc2OrderErr vc3OrderErr vc0NMatCnt vc1NMatCnt vc2NMatCnt vc3NMatCnt
0 0 0 0 0 0 0 0 0 0 0 0 0
Devno HCntErr vc0HECC vc1HECC vc2HECC vc3HECC vc0DtErr vc1DtErr vc2DtErr vc3DtErr
0 0 0 0 0 0 0 0 0 0
Devno CMD_FIFO_RERR DATA_FIFO_RERR CMD_FIFO_WERR DATA_FIFO_WERR
0 0 0 0 0
-----ALING Err info--------------------------------------
Devno FIFO_FullErr Lane0Err Lane1Err Lane2Err Lane3Err Lane4Err Lane5Err Lane6Err Lane7Err Lane8Err Lane9Err Lane10Err Lane11Err
0 0 0 0 0 0 0 0 0 0 0 0 0 0
~ #
~ #
~ #
为什么看不到mipi detect info 里面的width和height????????有哪位大神知道的??请指教一下~~~
~ #
~ # cat /proc/umap/hi_mipi
Module: [MIPI], Build Time: [Nov 10 2017, 14:11:03]
-----Combo DEV ATTR-----------------------------------------------------------------------------------------------------
Devno WorkMode DataType WDRMode LinkId ImgX ImgY ImgW ImgH SyncMode DataEndian SyncCodeEndian
0 MIPI RAW12 None 1 0 0 1920 1080 N/A N/A N/A
-----LINK INFO------------------------------------------------------
LinkIdx LaneCount LaneId PhyData AlignedData ValidLane
1 4 0, 1, 2, 3 0xb01a15f8 0x600b7500 0, 1, 2, 3
-----mipi detect info----------------------------------------------------
Devno VC width height
0 0 0 0
0 1 0 0
0 2 0 0
0 3 0 0
-----fsm timeout and escape info---------------------------------------------
link clkTOutCnt d0TOutCnt d1TOutCnt d2TOutCnt d3TOutCnt clkEscCnt d0EscCnt d1EscCnt d2EscCnt d3EscCnt
0 0 0 0 0 0 0 0 0 0 0
1 0 0 0 0 0 0 0 0 0 0
2 0 0 0 0 0 0 0 0 0 0
-----MIPI int error info-----------------------------------------------------------
Devno vc0CRC vc1CRC vc2CRC vc3CRC vc0OrderErr vc1OrderErr vc2OrderErr vc3OrderErr vc0NMatCnt vc1NMatCnt vc2NMatCnt vc3NMatCnt
0 0 0 0 0 0 0 0 0 0 0 0 0
Devno HCntErr vc0HECC vc1HECC vc2HECC vc3HECC vc0DtErr vc1DtErr vc2DtErr vc3DtErr
0 0 0 0 0 0 0 0 0 0
Devno CMD_FIFO_RERR DATA_FIFO_RERR CMD_FIFO_WERR DATA_FIFO_WERR
0 0 0 0 0
-----ALING Err info--------------------------------------
Devno FIFO_FullErr Lane0Err Lane1Err Lane2Err Lane3Err Lane4Err Lane5Err Lane6Err Lane7Err Lane8Err Lane9Err Lane10Err Lane11Err
0 0 0 0 0 0 0 0 0 0 0 0 0 0
~ #
~ #
~ #
我来回答
回答8个
时间排序
认可量排序
认可0
认可0
认可0
认可0
认可0
认可0
认可0
认可0
或将文件直接拖到这里
悬赏:
E币
网盘
* 网盘链接:
* 提取码:
悬赏:
E币
Markdown 语法
- 加粗**内容**
- 斜体*内容*
- 删除线~~内容~~
- 引用> 引用内容
- 代码`代码`
- 代码块```编程语言↵代码```
- 链接[链接标题](url)
- 无序列表- 内容
- 有序列表1. 内容
- 缩进内容
- 图片![alt](url)
相关问答
-
2017-10-31 19:12:52
-
2017-12-06 10:26:46
-
2018-08-20 17:10:00
-
2019-09-19 10:44:02
-
2018-12-19 11:24:29
-
2018-12-19 11:24:06
-
2019-03-19 16:17:31
-
2023-02-08 12:02:39
-
2019-06-13 20:17:32
-
2019-04-13 17:16:08
-
2019-06-10 11:17:48
-
2020-04-07 11:21:47
-
2019-04-19 10:09:24
-
2018-01-26 18:23:01
-
2018-09-21 14:17:22
-
2020-04-20 10:16:32
-
2017-07-20 11:07:35
-
2018-08-20 10:53:24
-
2017-07-29 11:16:58
无更多相似问答 去提问
点击登录
-- 积分
-- E币
提问
—
收益
—
被采纳
—
我要提问
切换马甲
上一页
下一页
悬赏问答
-
5Hi3516CV610 如何使用SD卡升级固件
-
5cat /dev/logmpp 报错 <3>[ vi] [func]:vi_send_frame_node [line]:99 [info]:vi pic queue is full!
-
50如何获取vpss chn的图像修改后发送至vo
-
5FPGA通过Bt1120传YUV422数据过来,vi接收不到数据——3516dv500
-
50SS928 运行PQtools 拼接 推到设备里有一半画面会异常
-
53536AV100的sample_vdec输出到CVBS显示
-
10海思板子mpp怎么在vi阶段改变视频数据尺寸
-
10HI3559AV100 多摄像头同步模式
-
9海思ss928单路摄像头vio中加入opencv处理并显示
-
10EB-RV1126-BC-191板子运行自己编码的程序
举报反馈
举报类型
- 内容涉黄/赌/毒
- 内容侵权/抄袭
- 政治相关
- 涉嫌广告
- 侮辱谩骂
- 其他
详细说明
提醒
你的问题还没有最佳答案,是否结题,结题后将扣除20%的悬赏金
取消
确认
提醒
你的问题还没有最佳答案,是否结题,结题后将根据回答情况扣除相应悬赏金(1回答=1E币)
取消
确认