2120
- 收藏
- 点赞
- 分享
- 举报
软件无线电通信方案
软件无线电的基本思想是以一个通用、标准、模块化的硬件平台为依托,通过软件编程来实现无线电台的各种功能,从基于硬件、面向用途的电台设计方法中解放出来。功能的软件化实现势力要求减少功能单一、灵活性差的硬件电路,尤其是减少模拟环节,把数字化处理(A/D和D/A变换)尽量靠近天线。软件无线电强调体系结构的开放性和全面可编程性,通过软件更新改变硬件配置结构,实现新的功能。软件无线电采用标准的、高性能的开放式总线结构,以利于硬件模块的不断升级和扩展。
软件无线电的体系由天线、宽带射频转换器、A/D、D/A变换器与DSP(数字信号处理器)几部分组成。软件无线电的关键部件是以编程能力强的DSP处理器来代替专用的数字电路,使系统硬件结构与功能相对独立。DSP处理器用来完成中频(射频)、基带与比特流处理等功能。软件无线电的硬件平台采用模块化没计,是一个开放的通信平台.通过加载不同的软件(需要时更换插卡)来实现不同的硬件功能。但软件无线电的硬件平台要求较高,它需要有宽带射频前端、宽带A/D、D/A转换器和高速DSP,工作频率可高达几百兆赫兹。因信号干扰很严重,所以,它必须多个CPU并行操作才能满足系统处理速度的要求。另外,DSP处理数据要求高速转换,系统总线必须具有极高的I/O传输速率。
北京太速科技有限公司自主研发,基于CPCI架构,符合PICMG2.0 D3.0标准,包含双TI TMS320C6455、Xilinx FPGA XC5VSX95T-1FF1136C的开发平台,是软件无线电处理的最佳解决方案。
一、系统结构如下:
二、处理板技术指标
1.AD部分 2路AD输入,器件采用ADS62P49,,最大采样率支持250MSPS,为14bit数据。输入信号幅值1V,50欧姆,物理接口为 SMA。
2.DA 部分 2路DAC输出,器件采用AD9777,转换率为160MHz,为14bit数据。输出信号幅值1V,50欧姆,物理接口为SMA。
三 、DSP芯片部分
1.DSP时钟主频1GHz,支持1.2GHz
2.内存总线独立, 板载 DDR2-500 512MB
3.PCI接口支持Master和Slave,32bit/33MHz或者32bit/66MHz。
4.双DSP与FPGA采用EMIF和Mcbps连接,EMIF支持16bit、32bit、64bit宽度,速度100MHz。
5.支持32MB-128MB Nor Flash
6.支持千兆网络接口
7.两片C6455之间通过RapidIO的方式耦合在一起,之间双向传输速率可达10Gbps。
四、FPGA芯片部分
FPGA采用 Xilinx新一代高端V5系列芯片,选择型号为:XC5VSX95T-1FF1136C,
XC5VSX95T 具有逻辑模块160 x 54 最大RAM模块1,120Kb,DSP48E 640个,CMT时钟
管理6个 RocketIO GTP 16个,总IObank 20个,最大使用IO数680个。
1.外接DDR2内存条,支持到2GB。
2.外部参考时钟输入功能,接口为SMA。
3.外部事件触发输入功能,接口为SMA。
4.拨码输入/ LED灯指示。
软件无线电的体系由天线、宽带射频转换器、A/D、D/A变换器与DSP(数字信号处理器)几部分组成。软件无线电的关键部件是以编程能力强的DSP处理器来代替专用的数字电路,使系统硬件结构与功能相对独立。DSP处理器用来完成中频(射频)、基带与比特流处理等功能。软件无线电的硬件平台采用模块化没计,是一个开放的通信平台.通过加载不同的软件(需要时更换插卡)来实现不同的硬件功能。但软件无线电的硬件平台要求较高,它需要有宽带射频前端、宽带A/D、D/A转换器和高速DSP,工作频率可高达几百兆赫兹。因信号干扰很严重,所以,它必须多个CPU并行操作才能满足系统处理速度的要求。另外,DSP处理数据要求高速转换,系统总线必须具有极高的I/O传输速率。
北京太速科技有限公司自主研发,基于CPCI架构,符合PICMG2.0 D3.0标准,包含双TI TMS320C6455、Xilinx FPGA XC5VSX95T-1FF1136C的开发平台,是软件无线电处理的最佳解决方案。
一、系统结构如下:
二、处理板技术指标
1.AD部分 2路AD输入,器件采用ADS62P49,,最大采样率支持250MSPS,为14bit数据。输入信号幅值1V,50欧姆,物理接口为 SMA。
2.DA 部分 2路DAC输出,器件采用AD9777,转换率为160MHz,为14bit数据。输出信号幅值1V,50欧姆,物理接口为SMA。
三 、DSP芯片部分
1.DSP时钟主频1GHz,支持1.2GHz
2.内存总线独立, 板载 DDR2-500 512MB
3.PCI接口支持Master和Slave,32bit/33MHz或者32bit/66MHz。
4.双DSP与FPGA采用EMIF和Mcbps连接,EMIF支持16bit、32bit、64bit宽度,速度100MHz。
5.支持32MB-128MB Nor Flash
6.支持千兆网络接口
7.两片C6455之间通过RapidIO的方式耦合在一起,之间双向传输速率可达10Gbps。
四、FPGA芯片部分
FPGA采用 Xilinx新一代高端V5系列芯片,选择型号为:XC5VSX95T-1FF1136C,
XC5VSX95T 具有逻辑模块160 x 54 最大RAM模块1,120Kb,DSP48E 640个,CMT时钟
管理6个 RocketIO GTP 16个,总IObank 20个,最大使用IO数680个。
1.外接DDR2内存条,支持到2GB。
2.外部参考时钟输入功能,接口为SMA。
3.外部事件触发输入功能,接口为SMA。
4.拨码输入/ LED灯指示。
我来回答
回答0个
时间排序
认可量排序
暂无数据
或将文件直接拖到这里
悬赏:
E币
网盘
* 网盘链接:
* 提取码:
悬赏:
E币
Markdown 语法
- 加粗**内容**
- 斜体*内容*
- 删除线~~内容~~
- 引用> 引用内容
- 代码`代码`
- 代码块```编程语言↵代码```
- 链接[链接标题](url)
- 无序列表- 内容
- 有序列表1. 内容
- 缩进内容
- 图片![alt](url)
相关问答
-
2016-03-19 18:10:59
-
2016-03-19 18:19:01
-
2016-03-21 15:55:28
-
2020-11-28 10:16:39
-
2018-03-01 11:59:46
-
2017-08-30 15:06:43
-
2013-12-01 23:44:31
-
2012-12-24 15:11:29
-
2020-10-28 14:09:59
-
2013-08-29 15:12:44
-
2013-10-05 21:33:05
-
2020-12-07 09:31:46
-
2009-03-11 16:50:39
-
2015-11-22 12:39:59
-
2019-01-24 16:25:46
-
2010-04-04 22:55:02
-
2020-02-23 16:22:40
-
2009-06-26 09:14:28
-
2015-11-15 21:06:59
无更多相似问答 去提问
点击登录
-- 积分
-- E币
提问
—
收益
—
被采纳
—
我要提问
切换马甲
上一页
下一页
悬赏问答
-
50如何获取vpss chn的图像修改后发送至vo
-
5FPGA通过Bt1120传YUV422数据过来,vi接收不到数据——3516dv500
-
50SS928 运行PQtools 拼接 推到设备里有一半画面会异常
-
53536AV100的sample_vdec输出到CVBS显示
-
10海思板子mpp怎么在vi阶段改变视频数据尺寸
-
10HI3559AV100 多摄像头同步模式
-
9海思ss928单路摄像头vio中加入opencv处理并显示
-
10EB-RV1126-BC-191板子运行自己编码的程序
-
10求HI3519DV500_SDK_V2.0.1.1
-
5有偿求HI3516DV500 + OV5647驱动
举报反馈
举报类型
- 内容涉黄/赌/毒
- 内容侵权/抄袭
- 政治相关
- 涉嫌广告
- 侮辱谩骂
- 其他
详细说明
提醒
你的问题还没有最佳答案,是否结题,结题后将扣除20%的悬赏金
取消
确认
提醒
你的问题还没有最佳答案,是否结题,结题后将根据回答情况扣除相应悬赏金(1回答=1E币)
取消
确认