5151
- 收藏
- 点赞
- 分享
- 举报
Hi3518E JTAG链接提示 Unable to halt CPU core
自己按照Hi官方硬件电路图进行裁剪,做了一块基于Hi3518E的摄像头控制器。第一次下载uboot,使用JTAG链接CPU,reset后提示Unable to halt CPU core。在网上查资料说是FLASH未复位,导致CPU忙,无法被挂起。但是我使用的SPI flash根本没有reset管脚。认真检查了电路,并对照硬件开发手册分析,是否是如下原因:
目前电路图的链接将POR_SEL串联下拉电阻至GND,即选择CPU内部复位模式,对外部复位不响应。因此上电后CPU自行进行内部复位,之后一直在工作,不响应由JTAG发出的外部复位命令,造成仿真器认为CPU无法被挂起。
另外,想请问一下,在JTAG模式下,3518E的复位电路应如何设计,其外设(如Sia9022)的复位电路又该如何链接呢?
目前电路图的链接将POR_SEL串联下拉电阻至GND,即选择CPU内部复位模式,对外部复位不响应。因此上电后CPU自行进行内部复位,之后一直在工作,不响应由JTAG发出的外部复位命令,造成仿真器认为CPU无法被挂起。
另外,想请问一下,在JTAG模式下,3518E的复位电路应如何设计,其外设(如Sia9022)的复位电路又该如何链接呢?
我来回答
回答3个
时间排序
认可量排序
认可0
认可0
认可0
或将文件直接拖到这里
悬赏:
E币
网盘
* 网盘链接:
* 提取码:
悬赏:
E币
Markdown 语法
- 加粗**内容**
- 斜体*内容*
- 删除线~~内容~~
- 引用> 引用内容
- 代码`代码`
- 代码块```编程语言↵代码```
- 链接[链接标题](url)
- 无序列表- 内容
- 有序列表1. 内容
- 缩进内容
- 图片![alt](url)
相关问答
-
12016-01-07 14:03:07
-
2016-04-22 11:29:40
-
2017-06-08 09:06:54
-
2015-01-27 23:46:40
-
2016-05-06 18:15:45
-
2016-07-25 11:45:24
-
2015-07-22 09:55:25
-
2016-08-07 12:29:14
-
2015-08-17 21:49:23
-
2014-12-08 09:42:40
-
2015-07-08 11:01:06
-
2018-06-02 16:49:34
-
2016-11-13 13:28:15
-
2015-05-21 11:33:10
-
2015-01-24 09:41:12
-
2015-05-06 22:25:07
-
2014-12-29 16:59:55
-
2015-09-05 17:48:03
-
2016-01-20 14:11:53
无更多相似问答 去提问
点击登录
-- 积分
-- E币
提问
—
收益
—
被采纳
—
我要提问
切换马甲
上一页
下一页
悬赏问答
-
50如何获取vpss chn的图像修改后发送至vo
-
5FPGA通过Bt1120传YUV422数据过来,vi接收不到数据——3516dv500
-
50SS928 运行PQtools 拼接 推到设备里有一半画面会异常
-
53536AV100的sample_vdec输出到CVBS显示
-
10海思板子mpp怎么在vi阶段改变视频数据尺寸
-
10HI3559AV100 多摄像头同步模式
-
9海思ss928单路摄像头vio中加入opencv处理并显示
-
10EB-RV1126-BC-191板子运行自己编码的程序
-
10求HI3519DV500_SDK_V2.0.1.1
-
5有偿求HI3516DV500 + OV5647驱动
举报反馈
举报类型
- 内容涉黄/赌/毒
- 内容侵权/抄袭
- 政治相关
- 涉嫌广告
- 侮辱谩骂
- 其他
详细说明
提醒
你的问题还没有最佳答案,是否结题,结题后将扣除20%的悬赏金
取消
确认
提醒
你的问题还没有最佳答案,是否结题,结题后将根据回答情况扣除相应悬赏金(1回答=1E币)
取消
确认