5787
- 收藏
- 点赞
- 分享
- 举报
Hi3516A DDR相关问题请教
在配置3516A的DDR的频率ddr_sc_sel为297M的时候系统挂住了,然而我改成了250M却没有了这个问题,各位大侠有没有碰到过?
我的ddr3是32bit, 1G大小的,DDR3-1600
PLL的配置如下所示: BPLL : FOUTVCO=24*(54+0/2^24)/1=1296M, FOUTPOSTDIV=1296/(1*3)=432M
VPLL: FOUTVCO=24*(99+0)/2 = 1188M, FOUTPOSTDIV=1188/(1*2)=594M
FOUT1PH0 = 1188/(1*2*2) = 297M
从图可以看出ddr的默认使用的是FOut1PH0, 设置ddr_sc_sel为297M才是符合的
我的ddr3是32bit, 1G大小的,DDR3-1600
PLL的配置如下所示: BPLL : FOUTVCO=24*(54+0/2^24)/1=1296M, FOUTPOSTDIV=1296/(1*3)=432M
VPLL: FOUTVCO=24*(99+0)/2 = 1188M, FOUTPOSTDIV=1188/(1*2)=594M
FOUT1PH0 = 1188/(1*2*2) = 297M
从图可以看出ddr的默认使用的是FOut1PH0, 设置ddr_sc_sel为297M才是符合的
我来回答
回答11个
时间排序
认可量排序
认可0
认可0
认可0
认可0
认可0
认可0
认可0
认可0
认可0
认可0
认可0
或将文件直接拖到这里
悬赏:
E币
网盘
* 网盘链接:
* 提取码:
悬赏:
E币
Markdown 语法
- 加粗**内容**
- 斜体*内容*
- 删除线~~内容~~
- 引用> 引用内容
- 代码`代码`
- 代码块```编程语言↵代码```
- 链接[链接标题](url)
- 无序列表- 内容
- 有序列表1. 内容
- 缩进内容
- 图片![alt](url)
相关问答
-
2015-07-21 19:08:21
-
2016-02-25 10:11:55
-
2017-10-27 11:37:03
-
2016-10-31 23:09:54
-
2015-07-02 10:39:05
-
2016-03-31 10:53:16
-
2015-09-28 21:08:14
-
2015-08-14 12:26:32
-
2018-01-10 09:10:57
-
2018-05-29 09:41:17
-
2017-08-25 15:56:51
-
2016-01-08 10:04:04
-
2018-03-05 13:52:50
-
142017-10-27 11:19:22
-
2017-01-11 11:11:14
-
2018-06-01 12:45:14
-
2016-01-12 15:44:45
-
2016-05-12 14:19:49
-
2016-01-27 14:04:54
无更多相似问答 去提问
点击登录
-- 积分
-- E币
提问
—
收益
—
被采纳
—
我要提问
切换马甲
上一页
下一页
悬赏问答
-
5Hi3516CV610 如何使用SD卡升级固件
-
5cat /dev/logmpp 报错 <3>[ vi] [func]:vi_send_frame_node [line]:99 [info]:vi pic queue is full!
-
50如何获取vpss chn的图像修改后发送至vo
-
5FPGA通过Bt1120传YUV422数据过来,vi接收不到数据——3516dv500
-
50SS928 运行PQtools 拼接 推到设备里有一半画面会异常
-
53536AV100的sample_vdec输出到CVBS显示
-
10海思板子mpp怎么在vi阶段改变视频数据尺寸
-
10HI3559AV100 多摄像头同步模式
-
9海思ss928单路摄像头vio中加入opencv处理并显示
-
10EB-RV1126-BC-191板子运行自己编码的程序
举报反馈
举报类型
- 内容涉黄/赌/毒
- 内容侵权/抄袭
- 政治相关
- 涉嫌广告
- 侮辱谩骂
- 其他
详细说明
提醒
你的问题还没有最佳答案,是否结题,结题后将扣除20%的悬赏金
取消
确认
提醒
你的问题还没有最佳答案,是否结题,结题后将根据回答情况扣除相应悬赏金(1回答=1E币)
取消
确认