2711
- 收藏
- 点赞
- 分享
- 举报
关于速度和面积
看一篇FPGA的练习的文章,其中作了一个比较,用cycloneII自带的乘法器,和用LE做了一个乘法器,前者没有消耗LE,后者消耗了108个LE。城发起的设置是一样的,都是三级流水。
自带的乘法器跑到260MHz,用LE做的乘法器就跑到340MHz,所以体现了“速度与面积”不可兼得的关系。
请教方家,如何知道一个设计可以跑到多少多少MHz?这个数值有何意义?比如,确定我们自己最终的设计的工作频率,比这个值小,留出一定裕量?
用自带的乘法器,面积小了,速度就慢,是如何慢的?是不是并非消耗了更多的时钟数,而是在一个时钟里逻辑更复杂,延时长,所以使时钟变慢了?
自带的乘法器跑到260MHz,用LE做的乘法器就跑到340MHz,所以体现了“速度与面积”不可兼得的关系。
请教方家,如何知道一个设计可以跑到多少多少MHz?这个数值有何意义?比如,确定我们自己最终的设计的工作频率,比这个值小,留出一定裕量?
用自带的乘法器,面积小了,速度就慢,是如何慢的?是不是并非消耗了更多的时钟数,而是在一个时钟里逻辑更复杂,延时长,所以使时钟变慢了?
我来回答
回答1个
时间排序
认可量排序
认可0
或将文件直接拖到这里
悬赏:
E币
网盘
* 网盘链接:
* 提取码:
悬赏:
E币
Markdown 语法
- 加粗**内容**
- 斜体*内容*
- 删除线~~内容~~
- 引用> 引用内容
- 代码`代码`
- 代码块```编程语言↵代码```
- 链接[链接标题](url)
- 无序列表- 内容
- 有序列表1. 内容
- 缩进内容
- 图片![alt](url)
相关问答
-
2023-09-19 19:55:50
-
2018-11-27 15:37:11
-
2019-01-04 13:51:47
-
2018-12-27 13:54:42
-
2021-07-01 13:00:00
-
2021-01-15 17:58:04
-
22020-01-12 16:44:36
-
2016-08-08 16:00:33
-
2013-08-28 13:47:26
-
2015-07-18 15:59:13
-
2021-12-10 10:00:41
-
2018-12-24 10:56:36
-
2017-10-25 14:44:41
-
2019-06-25 10:59:08
-
2019-09-03 14:45:40
-
2013-12-16 22:12:15
-
2018-09-25 10:54:35
-
2015-03-04 10:25:35
-
2013-12-24 12:36:50
无更多相似问答 去提问
点击登录
-- 积分
-- E币
提问
—
收益
—
被采纳
—
我要提问
切换马甲
上一页
下一页
悬赏问答
-
5Hi3516CV610 如何使用SD卡升级固件
-
5cat /dev/logmpp 报错 <3>[ vi] [func]:vi_send_frame_node [line]:99 [info]:vi pic queue is full!
-
50如何获取vpss chn的图像修改后发送至vo
-
5FPGA通过Bt1120传YUV422数据过来,vi接收不到数据——3516dv500
-
50SS928 运行PQtools 拼接 推到设备里有一半画面会异常
-
53536AV100的sample_vdec输出到CVBS显示
-
10海思板子mpp怎么在vi阶段改变视频数据尺寸
-
10HI3559AV100 多摄像头同步模式
-
9海思ss928单路摄像头vio中加入opencv处理并显示
-
10EB-RV1126-BC-191板子运行自己编码的程序
举报反馈
举报类型
- 内容涉黄/赌/毒
- 内容侵权/抄袭
- 政治相关
- 涉嫌广告
- 侮辱谩骂
- 其他
详细说明
提醒
你的问题还没有最佳答案,是否结题,结题后将扣除20%的悬赏金
取消
确认
提醒
你的问题还没有最佳答案,是否结题,结题后将根据回答情况扣除相应悬赏金(1回答=1E币)
取消
确认