zxj123

zxj123

0个粉丝

92

问答

0

专栏

0

资料

zxj123  发布于  2012-12-24 15:01:04
采纳率 0%
92个问答
2609

VHDL 的BCD地址线代码

 
VHDL 的BCD地址线代码

LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.std_logic_unsigned.all;

ENTITY bcdadd4 IS
PORT (op1, op2 : in std_logic_vector(3 downto 0);
     result : out std_logic_vector(4 downto 0)
        );
END bcdadd4;

ARCHITECTURE behavior OF bcdadd4 IS
    signal   binadd    :std_logic_vector(4 downto 0);
BEGIN
  binadd<=('0' & op1) +('0' & op2);
  process(binadd)
   begin
     if binadd>9 then   
        result <= binadd+6;
       else
         result <= binadd;
     end if;   
  end process;      
END behavior;

我来回答
回答0个
时间排序
认可量排序
易百纳技术社区暂无数据
或将文件直接拖到这里
悬赏:
E币
网盘
* 网盘链接:
* 提取码:
悬赏:
E币

Markdown 语法

  • 加粗**内容**
  • 斜体*内容*
  • 删除线~~内容~~
  • 引用> 引用内容
  • 代码`代码`
  • 代码块```编程语言↵代码```
  • 链接[链接标题](url)
  • 无序列表- 内容
  • 有序列表1. 内容
  • 缩进内容
  • 图片![alt](url)
+ 添加网盘链接/附件

Markdown 语法

  • 加粗**内容**
  • 斜体*内容*
  • 删除线~~内容~~
  • 引用> 引用内容
  • 代码`代码`
  • 代码块```编程语言↵代码```
  • 链接[链接标题](url)
  • 无序列表- 内容
  • 有序列表1. 内容
  • 缩进内容
  • 图片![alt](url)
举报反馈

举报类型

  • 内容涉黄/赌/毒
  • 内容侵权/抄袭
  • 政治相关
  • 涉嫌广告
  • 侮辱谩骂
  • 其他

详细说明

易百纳技术社区