FPGA常见问题_问答_易百纳技术社区

问：1.synplify 的综合出的网表是否是其它EDA 可以通用的？
2.synplify 的综合出的网表与绘制PCB 板所调用的网表有什么不同，格式是否相同？
3. 我在synplify 中找不到其综合出的网表文件，只看到可视元件。不知最终给出的网表文件是什么？
4. 目前的FPGA/ASIC 综合工具其综合的网表是否有统一规范？
答：1、syplify 作为第三方工具，综合处的网表是其他的EDA 工具可以通用的，这里指的EDA 工具是指设
计FPGA 的EDA 工具，而不是protel 什么的。
2、PCB 的网表和synplify 的网表不是一个概念，pcb 的网表是分立元件的连线和约束网表，而
synplify 综合出的网表是用于FPGA 内部布局布线用的。
3、synplify 貌似可以综合处不同后缀名的网表，你看下你的工程名和指定的后缀，然后就可以找到了。
4、目前的FPGA/ASIC 的综合工具的网表不是很统一的，但是大同小异，你懂的一种就很容易懂另外的。

1、回答前请先确认你的回答是针对所回答的问题，并能帮助提问者解决问题的 2、拒绝“顶”“沙发”等毫无意义的灌水内容 3、不支持直接给源代码，建议提供解决问题的思路或指导 4、若想引用其他答主的答案，可使用“引用”功能，禁止直接复制，粘贴其他答主的答案

FPGA常见问题

Markdown 语法

Markdown 语法