2771
- 收藏
- 点赞
- 分享
- 举报
FPGA 时序约束设置方法
问:可否解释下FPGA 时序约束设置方法,目前在做一个项目,功能仿真正确,但想进一步优化设计,采
用怎样的时序约束才能达到目标呢?
答: 优化代码,可以从代码风格的角度出发,这就涉及到对整个系统的理解,例如如何对系统进行划分,是
否进行有必要的流水或者重定时。时序约束包括时钟约束、关键路径的约束等等。这还是要求你对整个
设计有深入的理解。时钟约束是全局约束,在 Synplify Pro 下很好实现,在SDC 中定义时钟频率即可。
在代码上的小打小闹对系统的时序影响不大,主要是对系统的分析工作做透了,像上面说的,对系统模
块的划分,比如说相同功能的模块放到一个模块中去,若是可能时钟只用一个,上全局等等。
用怎样的时序约束才能达到目标呢?
答: 优化代码,可以从代码风格的角度出发,这就涉及到对整个系统的理解,例如如何对系统进行划分,是
否进行有必要的流水或者重定时。时序约束包括时钟约束、关键路径的约束等等。这还是要求你对整个
设计有深入的理解。时钟约束是全局约束,在 Synplify Pro 下很好实现,在SDC 中定义时钟频率即可。
在代码上的小打小闹对系统的时序影响不大,主要是对系统的分析工作做透了,像上面说的,对系统模
块的划分,比如说相同功能的模块放到一个模块中去,若是可能时钟只用一个,上全局等等。
我来回答
回答0个
时间排序
认可量排序
暂无数据
或将文件直接拖到这里
悬赏:
E币
网盘
* 网盘链接:
* 提取码:
悬赏:
E币
Markdown 语法
- 加粗**内容**
- 斜体*内容*
- 删除线~~内容~~
- 引用> 引用内容
- 代码`代码`
- 代码块```编程语言↵代码```
- 链接[链接标题](url)
- 无序列表- 内容
- 有序列表1. 内容
- 缩进内容
- 图片![alt](url)
相关问答
-
2019-01-07 15:40:05
-
2020-08-27 17:11:04
-
2013-11-20 19:06:26
-
02014-10-22 19:09:15
-
2019-05-16 14:24:52
-
2016-08-17 20:53:08
-
2012-12-24 14:50:41
-
2016-03-07 12:26:32
-
2019-08-22 16:51:23
-
2023-08-31 09:17:30
-
2014-06-28 13:31:27
-
142013-12-10 23:10:39
-
2019-06-25 14:28:44
-
2020-03-11 21:46:34
-
2018-05-17 15:32:41
-
2017-03-20 19:30:06
-
2020-06-03 08:48:20
-
2012-12-24 14:50:07
-
2020-09-02 18:35:58
无更多相似问答 去提问
点击登录
-- 积分
-- E币
提问
—
收益
—
被采纳
—
我要提问
切换马甲
上一页
下一页
悬赏问答
-
50如何获取vpss chn的图像修改后发送至vo
-
5FPGA通过Bt1120传YUV422数据过来,vi接收不到数据——3516dv500
-
50SS928 运行PQtools 拼接 推到设备里有一半画面会异常
-
53536AV100的sample_vdec输出到CVBS显示
-
10海思板子mpp怎么在vi阶段改变视频数据尺寸
-
10HI3559AV100 多摄像头同步模式
-
9海思ss928单路摄像头vio中加入opencv处理并显示
-
10EB-RV1126-BC-191板子运行自己编码的程序
-
10求HI3519DV500_SDK_V2.0.1.1
-
5有偿求HI3516DV500 + OV5647驱动
举报反馈
举报类型
- 内容涉黄/赌/毒
- 内容侵权/抄袭
- 政治相关
- 涉嫌广告
- 侮辱谩骂
- 其他
详细说明
提醒
你的问题还没有最佳答案,是否结题,结题后将扣除20%的悬赏金
取消
确认
提醒
你的问题还没有最佳答案,是否结题,结题后将根据回答情况扣除相应悬赏金(1回答=1E币)
取消
确认