3999
- 收藏
- 点赞
- 分享
- 举报
:当ise 调用ip 核时,用synplify 是不是不能综合ip 核啊?只能用xst?
对于 IP 的综合,因为是加密,所以综合器都是认为是黑盒子。 对于综合器而言,它只用知道端口定义
和名称就行了。所以,你在第三方综合工具,不能看到底层的结构,综合器没有对此综合。在下一步
适配和布线,软件才将IP 解析为硬件源语,形成硬件结构。
在Matlab 中使用VHDL 或Verilog 也是同样的。实际中, 我们关心的只是输入什么样的值,就能产生
什么样的结果。 也是一种知识产权的保护措施。
在赛灵思设备中,能够直接调用第三方工具。而在Altera 设备中,需要在第三方工具中,生成网表文
件edf 再到Quartus 中进行适配布线。设计流程是这样的。
和名称就行了。所以,你在第三方综合工具,不能看到底层的结构,综合器没有对此综合。在下一步
适配和布线,软件才将IP 解析为硬件源语,形成硬件结构。
在Matlab 中使用VHDL 或Verilog 也是同样的。实际中, 我们关心的只是输入什么样的值,就能产生
什么样的结果。 也是一种知识产权的保护措施。
在赛灵思设备中,能够直接调用第三方工具。而在Altera 设备中,需要在第三方工具中,生成网表文
件edf 再到Quartus 中进行适配布线。设计流程是这样的。
我来回答
回答1个
时间排序
认可量排序
认可0
或将文件直接拖到这里
悬赏:
E币
网盘
* 网盘链接:
* 提取码:
悬赏:
E币
Markdown 语法
- 加粗**内容**
- 斜体*内容*
- 删除线~~内容~~
- 引用> 引用内容
- 代码`代码`
- 代码块```编程语言↵代码```
- 链接[链接标题](url)
- 无序列表- 内容
- 有序列表1. 内容
- 缩进内容
- 图片![alt](url)
相关问答
-
2019-03-01 10:28:20
-
2020-12-30 10:08:11
-
2018-11-30 17:21:59
-
2020-10-31 09:51:36
-
2018-12-20 17:04:36
-
2012-12-24 14:44:08
-
2023-02-03 09:18:38
-
2019-01-01 12:27:03
-
2019-01-01 12:55:44
-
2018-12-30 13:03:56
-
22020-12-31 11:48:49
-
2020-11-18 15:23:39
-
2018-12-11 15:40:05
-
2019-01-18 16:29:50
-
2018-12-11 10:30:57
-
2019-01-29 10:56:59
-
02012-12-24 14:46:50
-
2019-01-23 14:08:24
-
2023-08-09 09:24:14
无更多相似问答 去提问
点击登录
-- 积分
-- E币
提问
—
收益
—
被采纳
—
我要提问
切换马甲
上一页
下一页
悬赏问答
-
20帮忙交叉编译个源码
-
5Hi3516CV610 如何使用SD卡升级固件
-
5cat /dev/logmpp 报错 <3>[ vi] [func]:vi_send_frame_node [line]:99 [info]:vi pic queue is full!
-
50如何获取vpss chn的图像修改后发送至vo
-
5FPGA通过Bt1120传YUV422数据过来,vi接收不到数据——3516dv500
-
50SS928 运行PQtools 拼接 推到设备里有一半画面会异常
-
53536AV100的sample_vdec输出到CVBS显示
-
10海思板子mpp怎么在vi阶段改变视频数据尺寸
-
10HI3559AV100 多摄像头同步模式
-
9海思ss928单路摄像头vio中加入opencv处理并显示
举报反馈
举报类型
- 内容涉黄/赌/毒
- 内容侵权/抄袭
- 政治相关
- 涉嫌广告
- 侮辱谩骂
- 其他
详细说明
提醒
你的问题还没有最佳答案,是否结题,结题后将扣除20%的悬赏金
取消
确认
提醒
你的问题还没有最佳答案,是否结题,结题后将根据回答情况扣除相应悬赏金(1回答=1E币)
取消
确认