在FPGA上关于DDR的帧缓存介绍

在FPGA上关于DDR的帧缓存介绍 张显显 2023-10-09 18:13:57 1425

什么是帧缓存(frmbuf)

在视频处理系统中,将输入的图像以帧为单位储存到存储器(DDR)中,再根据输出时序需求,读取图像并输出,达到帧率变换、暂停显示的目的。

易百纳社区

在大部分应用中,视频输入输出的数量通常都不止一组,也就是需要多个帧缓存进行视频的存储;

易百纳社区

如果一个系统中存在多路视频输入,而只有一路视频输出,那么通常在帧缓存后还要将多路视频叠加在一起才可以进行输出;

易百纳社区

常用的帧缓存设计

在常规的视频处理平台中,为了实现多路视频的任意叠加,会将输入到系统中的所有视频都缓存到DDR中,进行叠加时,将所有图层的完整视频从DDR读出,再根据层叠关系进行叠加;

易百纳社区

易百纳社区

优点:

  • 操作简单
  • 更改叠加位置时可以立刻响应
  • 可拓展透明叠加功能

缺点:

每一个图层都缓存完整的视频,占用的DDR带宽较大,尤其  是在多图层系统中。

以FPGA实现存储4K@60输入,4K@60输出的视频为例:RGB444 24BIT像素

写有效带宽:3840*2160*24*60大约为12Gbit

读有效带宽:3840*2160*24*60大约为12Gbit

总的需要占用DDR带宽为24Gbit。


下一篇文章讲一讲关于降低DDR带宽的帧缓存设计。

声明:本文内容由易百纳平台入驻作者撰写,文章观点仅代表作者本人,不代表易百纳立场。如有内容侵权或者其他问题,请联系本站进行删除。
红包 点赞 收藏 评论 打赏
评论
0个
内容存在敏感词
手气红包
    易百纳技术社区暂无数据
相关专栏
置顶时间设置
结束时间
删除原因
  • 广告/SPAM
  • 恶意灌水
  • 违规内容
  • 文不对题
  • 重复发帖
打赏作者
易百纳技术社区
张显显
您的支持将鼓励我继续创作!
打赏金额:
¥1易百纳技术社区
¥5易百纳技术社区
¥10易百纳技术社区
¥50易百纳技术社区
¥100易百纳技术社区
支付方式:
微信支付
支付宝支付
易百纳技术社区微信支付
易百纳技术社区
打赏成功!

感谢您的打赏,如若您也想被打赏,可前往 发表专栏 哦~

举报反馈

举报类型

  • 内容涉黄/赌/毒
  • 内容侵权/抄袭
  • 政治相关
  • 涉嫌广告
  • 侮辱谩骂
  • 其他

详细说明

审核成功

发布时间设置
发布时间:
是否关联周任务-专栏模块

审核失败

失败原因
备注
拼手气红包 红包规则
祝福语
恭喜发财,大吉大利!
红包金额
红包最小金额不能低于5元
红包数量
红包数量范围10~50个
余额支付
当前余额:
可前往问答、专栏板块获取收益 去获取
取 消 确 定

小包子的红包

恭喜发财,大吉大利

已领取20/40,共1.6元 红包规则

    易百纳技术社区