解析AXI4.0 Slave接口设计

本文节选自【全栈芯片工程师】知识星球。解析AXI4.0 Slave接口设计，代码结构非常精简，如下图：

首先，读写地址通道共用一个FIFO且采用读写交错方式存储。

将awaddr、awid、awvalid、awlen、awsize、awburst等信息寄存到FIFO_ADDR，在FIFO_ADDR非空、状态机允许情况下，回一个awready给master完成握手。gclken目前接的常1。

将wdata、wstrb等信息寄存到FIFO_WDATA，在FIFO非空、状态机允许情况下，回一个wready给master完成握手。gclken目前接的常1。

原文内容参见知识星球。

欢迎加入【全栈芯片工程师】知识星球，手把手教你设计MCU、ISP图像处理，从算法、前端、DFT到后端全流程设计。

实战MCU+ISP图像处理芯片版图

实战ISP图像算法效果

知识星球发起MCU项目启动，大家一起参与MCU项目规格启动讨论，我把设计、验证、DFT、后端的知识点全部罗列出来，大家一起来完善。

以项目驱动的方式介绍MCU芯片全流程设计的方法；提炼相关的检查列表、signoff checklist的样本；让星球成员熟悉SoC架构、设计流程、开发进度、项目管理；

AXI的非突发写、读仿真波形如下：