剖析FPGA怎么实现“超前进位加法器”(一)

david 2022-01-29 09:00:15 2887

从芯片设计/实现工程师的角度看FPGA是如何将“超前进位加法器”的RTL代码进行逻辑综合、布局布线实现。FPGA 主要有六部分组成:可编程输入输出单元(IO)、可编程逻辑单元(CLB)、完整的时钟管理、嵌入块状RAM、布线资源、内嵌的底层功能单元和内嵌专用硬件模块。其中最为主要的是可编程输出输出单元、可编程逻辑单元和布线资源。如下图,最左边橘色方块是PS7,即ARM-Cortex A9双核处理器,其右边橘色两列是IO,其余绝大部分是CLB(Configurable Logic Block)、以及BRAM、DSP等等资源。

首先我们来看Xilinx ZYNQ-7000的底层结构,可配置逻辑单元CLB (Configurable Logic Block)是FPGA 中最为丰富的资源,我们重点看看可配置逻辑单元CLB。

布局用到的LUT、Flip-Flop呈现高亮颜色,下图可以看见,设计绝大部分用的都是LUT和Flip-Flop。

CLB由两个SLICE组成,每个SLICE包含LUT查找表、Flip-Flop、进位链、MUX。如下图SLICE结构,布局用到的3个LUT、2个Flip-Flop呈现高亮颜色。

简而言之,可配置逻辑单元CLB包含如下:- 6 输入查找表(LUT6)

  • 选择器(MUX)
  • 进位链(Carry Chain)
  • 触发器(Flip-Flop)

LUT6的结构如下:

一方面,LUT6可作为64x1的ROM使用;一方面,LUT6可作为分布式RAM使用,写同步,而读操作是直接译码输出,为了到底同步效果,可以利用SLICE的Flip-Flop打一拍输出,完成时序收敛。我们再看看Routing Resources:

局部放大看看:

仔细看下图SLICE的器件、绕线的利用情况,可以发现:

  1. LUT6作为组合逻辑使用;
  2. Flip-Flop作为时序逻辑使用;
  3. 使用了的绕线资源显示为绿色,未使用的绕线显示为灰色。

下文我们将重点介绍Xilinx FPGA中的进位链,根据进位链来实现加法、减法运算,其内部含4个MUX、4个2输入异或门(XOR),异或运算是加法运算中必不可少的。

先思考下,如果自己的大脑是EDA工具,如何利用上图进位链的单元实现超前进位加法呢?

时间原因,根据进位链来实现“超前进位加法器”的具体剖析见下文。

感谢阅读文章,如果文章有用,麻烦点个“在看”或转发分享。

转载:全栈芯片工程师

声明:本文内容由易百纳平台入驻作者撰写,文章观点仅代表作者本人,不代表易百纳立场。如有内容侵权或者其他问题,请联系本站进行删除。
david
红包 点赞 收藏 评论 打赏
评论
0个
内容存在敏感词
手气红包
    易百纳技术社区暂无数据
相关专栏
置顶时间设置
结束时间
删除原因
  • 广告/SPAM
  • 恶意灌水
  • 违规内容
  • 文不对题
  • 重复发帖
打赏作者
易百纳技术社区
david
您的支持将鼓励我继续创作!
打赏金额:
¥1易百纳技术社区
¥5易百纳技术社区
¥10易百纳技术社区
¥50易百纳技术社区
¥100易百纳技术社区
支付方式:
微信支付
支付宝支付
易百纳技术社区微信支付
易百纳技术社区
打赏成功!

感谢您的打赏,如若您也想被打赏,可前往 发表专栏 哦~

举报反馈

举报类型

  • 内容涉黄/赌/毒
  • 内容侵权/抄袭
  • 政治相关
  • 涉嫌广告
  • 侮辱谩骂
  • 其他

详细说明

审核成功

发布时间设置
发布时间:
是否关联周任务-专栏模块

审核失败

失败原因
备注
拼手气红包 红包规则
祝福语
恭喜发财,大吉大利!
红包金额
红包最小金额不能低于5元
红包数量
红包数量范围10~50个
余额支付
当前余额:
可前往问答、专栏板块获取收益 去获取
取 消 确 定

小包子的红包

恭喜发财,大吉大利

已领取20/40,共1.6元 红包规则

    易百纳技术社区