Xilinx 跻身《财富》 “未来50强”榜单,位列半导体行业之首
点击蓝字关注我们
荣登《财富》杂志“未来 50 强”榜单,不仅是对赛灵思持续引领自适应和智能计算发展战略方向的肯定,也是赛灵思从器件公司转型至平台公司取得重大进展的有力证明。
《财富》杂志 2019 年“未来 50 强”榜单出炉,自适应和智能计算的全球领导企业赛灵思荣登榜单,并以第 17 位的排名成为半导体行业排名最高的公司。首度跻身2019 年度榜单并位列半导体行业之首的赛灵思公司,超过英伟达(第 27位)等竞争对手,甚至超越了科技行业巨头,如谷歌(第 18 位)、亚马逊(第 31 位)和 Facebook(第 49 位)等。
“未来 50 强”
“未来 50 强” 榜单由《财富》杂志与波士顿咨询公司( BCG )合作评选,旨在发现最具长期发展潜力的公司。
《财富》杂志与 BCG 自 2017 年起开始携手,每年通过综合考量数十种因素进行分析评定,甄选出最具长期增长潜力的公司,发布“未来 50 强”公司榜单。在评选过程中, BCG 对超过 1,000 家上市公司展开调研,这些公司 2018 年全年的市值不低于 200 亿美元或营收不低于 100 亿美元。除了考虑公司的既往业绩表现、专利产品优势、员工、战略思维以及盈利模式等因素,该榜单还关注其在不利市场条件下如何为投资者创造价值与及其总体发展活力。
赛灵思为什么上榜?
“这家半导体企业在现场可编程门阵列 ( FPGA ) 领域的专业化优势,使其完全可以满足人工智能和 5G 技术等不断扩张的市场趋势。”
—— 《财富》
当前,人工智能迅速普及、数据呈指数级增长,加之摩尔定律失效,促使计算领域正向异构计算转变,而赛灵思所引领的自适应异构计算正在所有市场中发展迅猛。此次赛灵思荣登《财富》杂志“未来 50 强”榜单,不仅是对赛灵思持续引领自适应和智能计算领域发展的再次肯定,也是赛灵思推出 Alveo™ 自适应加速器卡和 ISV (独立软件提供商)生态系统战略后,从器件公司转型至平台公司之后取得重大进展的有力证明。
正在全球三地举行的 2019 年赛灵思开发者大会(XDF)美洲站上,赛灵思发布了 Vitis™ 统一软件平台,这是赛灵思向平台公司转型的重大里程碑。Vitis 将让包括软件工程师和 AI 科学家在内的广大开发者,都能受益于硬件灵活应变的优势。除此之外,赛灵思在去年的赛灵思开发者大会(XDF)推出业界自FPGA发明以来又一新的器件类型——业界首款自适应计算加速平台—— ACAP。这项业界重大技术颠覆,为各种应用和所有的开发者开启了一个自适应异构计算加速的新时代。
在刚刚结束的第六届乌镇世界互联网大会上,赛灵思正是凭借 Versal ACAP 的技术领先性和行业价值,从全球数百家提名企业中脱颖而出,荣膺2019“世界互联网领先科技成果”。
近距离了解赛灵思
2019/12/3 - 12/4
2019年12月3日至4日,赛灵思开发者大会( XDF )亚洲站将在北京国家会议中心举行,这将是亚太区,尤其是中国开发者世界的一次前所未有的激发灵感、创意与方案对接和碰撞的行业盛会。届时,赛灵思及众多生态合作伙伴及客户将带来各种自适应解决方案、产品和技术演示,同时还将有各种高端演讲、产业分享,手把手实验室等各种活动。如需了解更多关于 XDF 亚洲站信息,请点击链接。
抢票热线,请点击“阅读原文”
转载:赛灵思
- 分享
- 举报
-
浏览量:44869次2019-07-23 15:15:50
-
浏览量:2626次2018-06-09 13:51:23
-
浏览量:5032次2021-02-26 17:38:02
-
浏览量:2089次2022-01-05 09:00:22
-
浏览量:2169次2018-03-05 17:01:32
-
浏览量:4994次2020-06-24 15:49:20
-
浏览量:2145次2018-12-11 13:04:44
-
浏览量:2083次2018-04-16 21:28:57
-
浏览量:4662次2019-07-19 15:54:42
-
浏览量:3370次2020-09-18 09:41:35
-
浏览量:2576次2018-04-19 15:39:15
-
浏览量:5727次2020-09-25 10:53:20
-
浏览量:4100次2020-10-30 15:15:24
-
浏览量:1974次2019-07-02 10:26:54
-
浏览量:3624次2019-07-12 13:53:57
-
浏览量:1574次2022-01-13 09:00:57
-
浏览量:2713次2019-06-17 15:19:49
-
浏览量:3810次2020-09-28 13:46:38
-
浏览量:2823次2020-11-19 09:41:02
-
253篇
- FPGA的设计艺术(19)触发器以及线网的建模工具之Verilog中的两类数据类型
- Xilinx Adapt 技术大会中国站,来了!
- FPGA硬件算法(1)长江后浪推前浪之流水线
- FPGA的设计艺术(5)STA实战之时钟偏斜对建立保持时间的影响以及时序报告分析
- FPGA的设计艺术(12)使用parameter构建可重用的逻辑设计
- FPGA逻辑设计回顾(2)那些年学习FPGA较为常见的疑问?
- FPGA的设计艺术(16)逻辑设计中无刻不在的判断之if/case语句
- FPGA的设计艺术(9)FPGA开发技巧与工程管理
- 告别一芯独大,迎接多元数据中心架构
- XDF(美洲站)首站告捷,名企云集,自适应技术全面开花 —— 期待 12 月份亚洲站
-
广告/SPAM
-
恶意灌水
-
违规内容
-
文不对题
-
重复发帖
david
感谢您的打赏,如若您也想被打赏,可前往 发表专栏 哦~
举报类型
- 内容涉黄/赌/毒
- 内容侵权/抄袭
- 政治相关
- 涉嫌广告
- 侮辱谩骂
- 其他
详细说明