LDO vs DC-DC

david 2021-12-22 09:00:15 2103

一般电源管理芯片就是LDO(low dropout regulator)和DC-DC,芯片升压要选DC-DC,降压可根据需求选DC-DC或者LDO。

LDO:优点是噪声低、静态电流小、体积小、外围电路简单、成本低;缺点是输入输出电压差较大会导致转换效率低,原因是LDO利用电阻分压来降压,降下来的电压转换成了热量,因此能量损耗大。

DC-DC:优点是大电流、转换效率高;缺点是噪声大、体积大。LDO设计

LDO(low dropout regulator),低压差+线性+稳压器。
“低压差”:输出压降比较低,例如输入3.3V,输出可以达到3.2V。 “线性”:LDO内部的MOS管工作于线性电阻。 “稳压器”说明了LDO的用途是用来给电源稳压。

PMOS LDO基本结构框图如下,主要由PMOS、运放、反馈电阻和基准参考电压构成。

输出电压经电阻分压后与带隙基准电压做比较,通过运放输出Vg来调节输出。当Vout由于负载变化等原因导致电压下降时,运放FB点电压下降,与Vref电位相比较,放大器会减小它的输出,使得PMOS的栅极电压下降,进而使得|Vgs|增加,PMOS的导通电流就越大,从而使得Vout上升,完成负反馈调节。

例如,采用5V电源供电时,3.3V LDO的效率不会超过66%,但当输入电压降至3.6V时,其效率将增加到最高到91.7%。LDO功耗为(VIN – VOUT) × IOUT。电荷泵

可见,在忽略边缘电容Cfringe的情况下,每经过一级,电压被“泵”高“VCLK - Vd”。一个更简单例子如下,理想情况下,二极管的导通电压为0V(正常0.6-0.7V):

初始状态:

VDD=2V,输⼊电压Vin=2V,输出电压Vout=2V。右边电容下极板电压从0v跳变到2V,由于电容两端电压不能突变,所以上极板的电压变为4V,经过二极管后输出也是4V。

CLK为高时:

第⼀个电容冲到4V,第⼆个电容掉到2V,中间⼆极管导通,电荷共享后两个电容都达到3V。

CLK为低时:

第⼀个电容掉到1V,第⼆个电容升到5V;然后第⼀个电容被Vin冲到2V,第⼆个电容向Vout放电直到电位降到4V(假设后面有clamp电路,超过4v会倒掉)。

电荷泵称为开关电容DC-DC变换器,与基于电感的DC-DC开关电源相比较时,又称为无感式DC-DC电源变换器。电荷泵采用电容为开关和储能元件,在当前CMOS工艺条件下的集成更为容易,因此集成度更高、成本低。

转载:全栈芯片工程师

声明:本文内容由易百纳平台入驻作者撰写,文章观点仅代表作者本人,不代表易百纳立场。如有内容侵权或者其他问题,请联系本站进行删除。
david
红包 点赞 收藏 评论 打赏
评论
0个
内容存在敏感词
手气红包
    易百纳技术社区暂无数据
相关专栏
置顶时间设置
结束时间
删除原因
  • 广告/SPAM
  • 恶意灌水
  • 违规内容
  • 文不对题
  • 重复发帖
打赏作者
易百纳技术社区
david
您的支持将鼓励我继续创作!
打赏金额:
¥1易百纳技术社区
¥5易百纳技术社区
¥10易百纳技术社区
¥50易百纳技术社区
¥100易百纳技术社区
支付方式:
微信支付
支付宝支付
易百纳技术社区微信支付
易百纳技术社区
打赏成功!

感谢您的打赏,如若您也想被打赏,可前往 发表专栏 哦~

举报反馈

举报类型

  • 内容涉黄/赌/毒
  • 内容侵权/抄袭
  • 政治相关
  • 涉嫌广告
  • 侮辱谩骂
  • 其他

详细说明

审核成功

发布时间设置
发布时间:
是否关联周任务-专栏模块

审核失败

失败原因
备注
拼手气红包 红包规则
祝福语
恭喜发财,大吉大利!
红包金额
红包最小金额不能低于5元
红包数量
红包数量范围10~50个
余额支付
当前余额:
可前往问答、专栏板块获取收益 去获取
取 消 确 定

小包子的红包

恭喜发财,大吉大利

已领取20/40,共1.6元 红包规则

    易百纳技术社区