低功耗之门控时钟设计

david 2021-12-21 09:00:31 7040

clock gating和power gating是降低芯片功耗的常用手段,相比power gating设计,clock gating的设计和实现更为简单,多在微架构、RTL coding阶段即可充分考虑,在综合时(compile_ultra -gate_clock)即可自动mapping到clock gating结构上去。本文先讲解clock gating,ICG的基本结构如下图所示:门控时钟电路有效的降低了动态功耗,因为其减少了时钟树的翻转行为、减少了寄存器clock pin的翻转行为、减少了大量MUX逻辑消耗的功耗,一般可以节省20%-60%的功耗,同时也节省了MUX面积。

门控时钟单元分成两种,一种是带锁存器(latch based)的门控时钟单元,一种是不带有锁存器(latch free)的门控时钟单元。latch based的门控时钟单元能避免毛刺,因此更推荐使用。

门控时钟又分为离散的和集成的(ICG)两种:

  1. 离散的CG单元1)带latch的CG(默认)set_clock_gating_style -sequential_cell latch

    2)不带latch的CGset_clock_gating_style -sequential_cell none

  2. 集成的CG单元(ICG)set_clock_gating_style -negtive_edge_logic "integrated"

通常,在执行命令compile_ultra -gate_clock前需要设置好clock gating的相关配置选项,具体选项如下:

set_clock_gating_style的options解析如下:- -sequential_cell none | latch

1)-sequential_cell latch(默认)指带latch的CG(latch based style), 并可指定使用具体某个latch cell,比如:-sequential_cell latch:lib_cell。

2)-sequential_cell none指不带latch的CG(latch free style),比如:

与门做CG,时钟使能为1时钟穿透AND,但posedge trigger存在毛刺;

或门做CG,时钟使能为0时钟穿透OR,但negesge trigger存在毛刺;

  • -minimum_bitwidth minsize_value

为了节省gating cell的数量,需达到一定寄存器数量的register bank才使用gating cell。

  • -setup setup_value 指定建立时间
  • -hold hold_value 指定保持时间
  • -positive_edge_logic {cell_list | integrated [active_low_enable]

    [invert_gclk]}

    1) {cell_list}用于指定“上升沿”触发使用的CG单元。需要注意的是-sequential_cell指定的是否有latch应该和cell_list的对应电路是否含有latch保持一致,如:

    set_clock_gating_style -sequential_cell latch -positive_edge_logic {latch and}

    set_clock_gating_style -sequential_cell none -positive_edge_logic {or}

    2) {integrated}用于表明使用上升沿触发的ICG单元。

    如下图所示,该ICG单元就是一个pre-conctrolled positive-edge triggered clock gating latch。

  • -negative_edge_logic {cell_list | integrated [active_low_enable]

    [invert_gclk]}

    1) {cell_list}用于指定"下降沿”触发使用的CG单元。需要注意的是-sequential_cell指定的是否有latch应该和cell_list的对应电路是否含有latch保持一致,如:

    set_clock_gating_style -sequential_cell latch -negtive_edge_logic {latch or}

    set_clock_gating_style -sequential_cell none -negtive_edge_logic {and}

    如下图,-sequential_cell none指定latch-free模式,但是cell_list却指定了latch、and/or, 这种情况下,DC工具仍然会综合出latch-based clock-gating的电路。

    2) {integrated}用于表明使用下降沿触发的ICG单元。如下图所示,该ICG单元就是一个pre-conctrolled negative-edge triggered clock gating latch。

  • -control_point none | before | after对于DFT测试电路,为了满足电路可控,需要引入TE信号来控制latch的使能端。before就是在Latch之前插入或门,将TE信号和时钟使能信号或起来然后连接到Latch的D端。同理,after就是在Latch之后插入或门,将TE信号和Latch的Q端或起来然后连接到IGG的AND门。
  • -num_stages num_stages_count工具默认只使用一级门控时钟,而使用多级门控时钟可进一步节省面积、降低功耗。如下图,a信号被三个CG单元共享,那么将a信号做成第一级CG,b、c、d做成第二级CG。这样,增加了一个CG但减少了3个与门,同时节省了组合逻辑和第二级的CG的功耗。

    set_clock_gating_style -num_stages 2

    那么如何编写门控时钟的RTL代码风格呢?

    第一种风格:

综合出来电路有32个MUX2选择器:

我们换一种写法,DC工具就可将load_cond作为Latch的使能,从而一个clock gating cell便取代了32个MUX2,节省了大量面积的同时,还节省了32个寄存器的动态功耗,32MUX2组合逻辑的功耗,也节省了时钟树上buffer的功耗。

那么如何保证ICG中Latch的时序呢?除in2reg、reg2reg、reg2out、in2out类型路径外,我们会经常看到reg2cgate的setu/hold检查,即clock gate上enable信号要比clock信号提前到达一段时间setup和保持一段时间hold。
通常clock gate上的setup较难收敛,如下图1. register CK端作为launch clock发起端,latch的CK端作为capture捕获端,它们之间天然会存在skew k,即clock tree必然不balance。

  1. Latch的时序检查只有半个时钟周期;
  2. register Q到Latch EN的combo逻辑延迟;

解决办法:- 一般将clock gate 单元放在寄存器附近以减小skew。

  • 也可以采用set_clock_gating_check,加大对clock gating时序约束。

对于clock gating cell,synthesis时就会插入,和CTS没太大关系,一般只要确保clock timing check打开的就行。另外,CTS工具会对其做clone、declone操作。- ICG cell Clone: 同一个ICG单元控制的寄存器较多或者分布不均匀时,就会导致ICG时钟连线过长,可通过clone ICG cell进行优化;

  • ICG cell De-Clone: 同一个ICG单元控制的寄存器较少,导致ICG cell数量过多,可通过De-clone ICG cell进行优化;

转载:全栈芯片工程师

声明:本文内容由易百纳平台入驻作者撰写,文章观点仅代表作者本人,不代表易百纳立场。如有内容侵权或者其他问题,请联系本站进行删除。
david
红包 点赞 收藏 评论 打赏
评论
0个
内容存在敏感词
手气红包
    易百纳技术社区暂无数据
相关专栏
置顶时间设置
结束时间
删除原因
  • 广告/SPAM
  • 恶意灌水
  • 违规内容
  • 文不对题
  • 重复发帖
打赏作者
易百纳技术社区
david
您的支持将鼓励我继续创作!
打赏金额:
¥1易百纳技术社区
¥5易百纳技术社区
¥10易百纳技术社区
¥50易百纳技术社区
¥100易百纳技术社区
支付方式:
微信支付
支付宝支付
易百纳技术社区微信支付
易百纳技术社区
打赏成功!

感谢您的打赏,如若您也想被打赏,可前往 发表专栏 哦~

举报反馈

举报类型

  • 内容涉黄/赌/毒
  • 内容侵权/抄袭
  • 政治相关
  • 涉嫌广告
  • 侮辱谩骂
  • 其他

详细说明

审核成功

发布时间设置
发布时间:
是否关联周任务-专栏模块

审核失败

失败原因
备注
拼手气红包 红包规则
祝福语
恭喜发财,大吉大利!
红包金额
红包最小金额不能低于5元
红包数量
红包数量范围10~50个
余额支付
当前余额:
可前往问答、专栏板块获取收益 去获取
取 消 确 定

小包子的红包

恭喜发财,大吉大利

已领取20/40,共1.6元 红包规则

    易百纳技术社区