SN65DPHY440SS Re-Timer驱动器意外跳变分析1

free-jdx 2021-07-03 16:30:38 4295
1. 前言

已经验证了部分工作在我的系统使用eval板。

现在把Re-Timer IC带到了自己的PCB上,配置相同,它不再工作了。
已经验证了数据和时钟正在通过Re-Timer并且输出结果与预期一致。

然而,我注意到的一件有趣的事情是,
输出驱动程序似乎会意外地(并周期性地)更改其驱动条件。

输入数据和时钟信号没有改变,但输出通过驱动器改变。

2 . 问题梳理

(1)MIPI-CSI还是MIPI-DSI设计?
MIPI-CSI

(2)MIPI-CSI应用程序,可以改用D0,切换到D1、D2或D3吗?
D0是电路的标签,但是它通过re-time的D3

(3)时钟是经过LP/HS还是始终停留在HS状态?

时钟总是处于HS状态,但数据在HS和LP之间传递
为了获取更多信息,我使用了2个数据通道,通过Re-Timer的D2和D3
其他数据输入被接地,其输出保持开放

3. 尝试使时钟保持高速状态

时钟总是在HS状态,
尝试将如下配置写到DPHY440寄存器总是使时钟在高速状态

(地址、数据)
(0x50, 0x10), // HS TX path Override enable
(0x51, 0x10), // HS TS path enable
(0x61, 0x00), // Disable LP path.
(0x70, 0x10), // HS RS path Override enable
(0x71, 0x10) // HS RX path enable​

按照上述配置更改了寄存器,得不到到输出
试过重置Re-Time,仍然没有输出任何东西

4. 确认eval板

(1)是否知道评估板(DPHY440SSRHREVM)是否配置为始终使时钟处于高速状态?
这个系统也适用于eval板。

除非通过其I2C寄存器进行配置,否则DPHY440将以其默认状态出现
期望是EVM上的DPHY440与主板上的DPHY440处于相同的状态。

(2)将DPHY440 EVM配置此设置中并验证EVM仍然工作?
我已经确认了DVM还能用。

(3)检查连接到DPHY440输出的设备是否试图进入LP状态?

我相当肯定连接到重新计时器输出的设备没有试图进入LP状态,
因为时钟总是停留在HS与DVM连接。

5. 检测原理图&上电时序

检查DPHY440的上电顺序
看看设计和EVM的上电顺序是否相同

除了VCC、VDD和Reset之外,还检查时钟和数据通道,
以确保它们都在LP11,直到DPHY440完成重置。

都正常

6. 信号捕获

下面是一个带有Reset、D0_N(单端)、VCC和CLK_P(单端)的捕获

Reset, D0_N(单端),VDD和CLK_P(单端)

声明:本文内容由易百纳平台入驻作者撰写,文章观点仅代表作者本人,不代表易百纳立场。如有内容侵权或者其他问题,请联系本站进行删除。
free-jdx
红包 92 5 评论 打赏
评论
0个
内容存在敏感词
手气红包
    易百纳技术社区暂无数据
相关专栏
置顶时间设置
结束时间
删除原因
  • 广告/SPAM
  • 恶意灌水
  • 违规内容
  • 文不对题
  • 重复发帖
打赏作者
易百纳技术社区
free-jdx
您的支持将鼓励我继续创作!
打赏金额:
¥1易百纳技术社区
¥5易百纳技术社区
¥10易百纳技术社区
¥50易百纳技术社区
¥100易百纳技术社区
支付方式:
微信支付
支付宝支付
易百纳技术社区微信支付
易百纳技术社区
打赏成功!

感谢您的打赏,如若您也想被打赏,可前往 发表专栏 哦~

举报反馈

举报类型

  • 内容涉黄/赌/毒
  • 内容侵权/抄袭
  • 政治相关
  • 涉嫌广告
  • 侮辱谩骂
  • 其他

详细说明

审核成功

发布时间设置
发布时间:
是否关联周任务-专栏模块

审核失败

失败原因
备注
拼手气红包 红包规则
祝福语
恭喜发财,大吉大利!
红包金额
红包最小金额不能低于5元
红包数量
红包数量范围10~50个
余额支付
当前余额:
可前往问答、专栏板块获取收益 去获取
取 消 确 定

小包子的红包

恭喜发财,大吉大利

已领取20/40,共1.6元 红包规则

    易百纳技术社区