AI 医疗诊断秘笈:唯快与准不破
近年来,全球范围内罹患癌症的病例不断攀升。根据世卫组织国际癌症研究所2020年发布的《世界癌症报告》,预计全球每年新发癌症病例将从2018年的1800万人增至2040年的2700万人,上升50%。
伴随新发病例不断增加,针对癌症的更精准、更及时的诊疗成为预防医学和疾病早期诊断领域的首要任务。“精准”有赖于量化的指标、充分的医生经验与专业知识,“及时”则需要“所见即所得”的实时处理。因此,越来越多的医学机构正借助先进的电子技术和算法将检查数据指标化,并以更可视化的依据做出评估,从而用技术平衡经验不足带来的不确定性,让尖端医疗惠及更多患者;用AI辅助精准判断、提升诊断效率,支持仁心仁术。
在日本广岛大学纳米元件与生物融合科学研究所(简称广岛大学),一种借助机器学习量化肿瘤产生和侵袭性的新技术正处于开发中。广岛大学希望将预防医学和疾病早诊断与电子技术、生物技术相结合,帮助肿瘤学前沿的医疗从业人员减轻工作负担,同时也为大众提供先进的医疗。
以结肠镜检查癌症为例,广岛大学对其进行研究发现,医生判断检查中的异常是否为癌症的基础是检查图像中的血管图案和表面特征。由于不同医生存在经验水平和过往病例基础的差异,如果指标无法量化,很容易导致诊断结果因医生经验水平不同而产生变化。同时,这种基于图像的诊断需要在检查过程中便做出判断,而常规的软件技术能实现的实时性能相当有限,即便最终诊断由专家医生做出,但人工观察内窥镜图像同步迟滞导致的可变性仍然无法避免。
面对诊断中的不确定因素,广岛大学提供了一套能够基于结肠镜检查图像数据的AI来量化病变发展,协助医生做出诊断的系统。
在该系统中,赛灵思 Alveo™ U250 加速器卡有效提升了实时处理速度,而赛灵思Zynq® UltraScale+™ MPSoC 则实现了系统的微型化和整体优化,结合了嵌入式软件与硬件逻辑的异构架构平台得以作为边缘设备使用。
唯准:量化病变发展,提升诊断准确性
采用 Alveo U250 加速器卡的计算机辅助诊断系统可借助运行在量化 Caffe 模型上的 AlexNet IP 实现高速 AI,基于结肠镜检查图像数据的机器学习来量化病变发展。
同时,它还能将以前学习过的数据整合到卷积神经网络 (CNN) 中,用作实时评估内窥镜视频输入的依据,为医生补足经验,助力其简化判断工作,降低诊断结果可变性。
在易用性方面,只需通过在 MPSoC 器件上使用服务器 CPU 和 Alveo 加速器卡配置,便能够在边缘解决方案中采用该技术,依托于 Alveo 加速器卡的 SVM(支持向量机)实现方案也已经开发完成并进入到演示阶段。整体软件开发都是用赛灵思Vitis™统一软件平台,在Vitis平台提供的领域专用开发环境当中进行开发,FPGA编程用时也仅需三个月。
唯快:具备实时性能,实现高效诊断
作为实时评估内窥镜视频输入的依据,运行CNN卷积神经网络需要将来自 30fps 的全高清(FHD,1,920 x 1,080 像素)视频中的每一帧细分成(例如)16 个区域以调整大小(224x224 像素),方便输入到推断引擎中。因为每个推断操作都需要处理大约 1.89GB/s 的数据,所以 16 个区域的并行评估需要 1.89GB/s x 16 ≒ 30GB/s 的处理能力,大大超出了常规 CPU(例如 x86 或 Arm 处理器)的性能水平。
在此条件下,通过并行运行赛灵思 Alveo U250 加速器卡的四个处理单元处理该数据,广岛大学成功地构建出具备足够处理性能的系统,可实时执行视频图像任意 16 个区域的 CNN/SVM 推断,大大提升诊断效率的同时,也能够“所见即所得”地做出精准的判断。
广岛大学纳米元件与生物融合科学研究所副教授 Tetsushi Koide 表示:“这项研究是与广岛大学医院及 JR 广岛医院合作开展的。借助赛灵思 Alveo 卡推动我们的研究为医疗成像诊断支持系统提速,实现了常规 CPU 到日前无法企及的基于 AI 的图像评估速度。”
来源:Xilinx赛灵思官微
- 分享
- 举报
-
浏览量:1675次2020-07-22 14:59:24
-
浏览量:2880次2018-01-26 12:15:15
-
浏览量:731次2023-06-03 16:03:18
-
浏览量:2841次2018-01-11 15:31:57
-
浏览量:2723次2020-07-29 14:50:28
-
浏览量:1940次2018-02-11 20:17:57
-
浏览量:2591次2018-06-23 15:42:08
-
浏览量:1475次2019-09-06 17:19:50
-
浏览量:2097次2019-01-20 16:51:20
-
浏览量:2114次2019-06-11 10:23:18
-
浏览量:2046次2022-03-12 09:00:15
-
浏览量:1506次2019-07-30 18:32:10
-
2020-11-18 14:29:08
-
浏览量:2947次2020-09-30 10:45:58
-
浏览量:2474次2019-06-21 14:24:27
-
浏览量:1042次2023-12-20 16:40:32
-
浏览量:1874次2019-01-21 23:34:54
-
浏览量:2952次2017-12-14 10:22:07
-
浏览量:1768次2019-07-16 09:50:57
- FPGA的设计艺术(21)Verilog中如何对组合逻辑进行建模?
- 突破软硬壁垒,解锁全员创新 —— Xilinx 隆重发布 Vitis 统一软件平台
- XDF(亚洲站)6 折门票,限时抢购
- 高速串行总线设计基础(六)揭秘SERDES高速面纱之数据包与参考时钟要求
- FPGA逻辑设计回顾(6)多比特信号的CDC处理方式之异步FIFO
- XDF(美洲站)首站告捷,名企云集,自适应技术全面开花 —— 期待 12 月份亚洲站
- FPGA的设计艺术(15)逻辑设计及仿真利器之各式各样的循环
- FPGA的设计艺术(1)FPGA的硬件架构
- 敲黑板!Xilinx Adapt中国站参会须知
- FPGA的设计艺术(6)STA实战之SmartTime时序约束及分析示例(I)
-
广告/SPAM
-
恶意灌水
-
违规内容
-
文不对题
-
重复发帖
易百纳技术社区
感谢您的打赏,如若您也想被打赏,可前往 发表专栏 哦~
举报类型
- 内容涉黄/赌/毒
- 内容侵权/抄袭
- 政治相关
- 涉嫌广告
- 侮辱谩骂
- 其他
详细说明