高速串行总线设计基础（十二）MGT设计中物理仿真与测试测量_专栏

前言

本文可作为拓宽眼界之篇章，对于MGT设计的最后一招，仿真与测试测量，可以说是很专业，很正规，同时也很昂贵，不妨去了解了解！这其中也包括了硬件设计中常见的元素，例如眼图测试还有一些设计理念、调试思路等，相信阅读之后定可以受益颇多！

仿真

仿真是任何成功的MGT设计项目的关键部分。设计的模拟和数字部分都应进行仿真。

模拟

自大学毕业以来，大多数数字设计师都没有考虑过运行模拟仿真。为什么我们真的需要在千兆链路上运行模拟仿真？模拟仿真并不简单，而且绝对不便宜。但是，有人会说：“模拟仿真是确保链接在最少的重新设计下即可正常运行的唯一方法。

尽管可以在不运行模拟仿真的情况下建立高速链路，但在此过程中我们可能会遇到一些电路板设计故障。除了由通孔引起的不连续性之外，现代的模拟EDA工具还可以对板上的差分传输线进行建模。如果我们要添加一个连接器模型，则可以在构建电路板之前模拟TDR的外观。添加MGT收发器的模型，我们可以模拟接收器的眼图。如果板子超出规格，我们可以更改布局，然后重试。各种模拟仿真工具包括：

Signal Integrity Analyzers
SPICE Simulators
Power Integrity Analyzers
Design Kits

Signal Integrity (SI) Analysis Tools

这些工具通常作为PCB布局工具的可选附件出售。它们允许分析PCB布局以解决信号完整性问题。通常，它们将使我们能够添加连接器和电缆模型并分析多PCB系统。另一个有用的功能是可以与IC模型配合使用，特别是与千兆位发送器配合使用的能力。在SI分析工具中使用有源电路模型通常也需要SPICE工具（模拟电路模拟器）。除SPICE模型外，SI工具通常还将处理IBIS模型和s参数。 Allegro PCB SI和Mentor HyperLynx_GHZ是两个完整的示例。许多低端电路板工具也具有SI分析选项。通常，低端工具无法处理千兆位速率，但希望将来能够改变。

SPICE Simulators

用于MGT模拟仿真和分析的SPICE仿真器的主要需求是用于SI分析工具的行为模型引擎。行为模型是由MGT供应商提供的，作为SPICE模型，但是由于SPICE模型本质上是电路的很好描述，因此大多数都使用加密的SPICE模型。这些加密模型需要通常用于IC开发工作的高端SPICE工具。

SPICE模型：电路行为的基于文本的描述。非常准确，并揭示了电路结构的细节。
S参数：基于文本的非常高频率下的电路，电路板走线或连接器行为的描述。 S参数最初用于微波设计，现在被用于更有效地对高速板和连接器组件进行建模。 S参数描述了传输线中行波的散射和反射。

例如工具包括Synopsys的H-SPICE和Mentor的ICX/Edo。这些高端SPICE工具往往价格昂贵。未来可能会在低端工具上出现加密功能。虽然SPICE是一个强大的工具，我们可以用它做的事情还有很多，但使用信号完整性分析工具与SPICE结合起来，效率更高。需要注意的是，旧版的P-SPICE将无法用于此分析。

Power Integrity Tools

这些工具有助于设计电源传输（旁路，滤波等）系统。许多附加到信号完整性分析工具。这些工具为电源系统提供与SI工具提供的信号相同类型的功能。在部分电源问题上，功能更弱，价格更便宜的帮助可以在诸如UltraCAD的ESR和旁路电容计算器之类的工具中找到，这些工具可以帮助选择满足特定旁路需求的电容器。

IBIS模型：基于文本的电路行为描述。低于1 GHz的频率足够准确。不透露电路的构造细节。

Design Kits

SERDES供应商和信号完整性工具供应商通常会一起工作并提供参考资料，以加快进行模拟仿真的过程。这些工具包通常包括一个已建立并可以使用的通用项目。可以在SI工具中打开这些工具，以便我们可以开始发现工具和SERDES功能。一旦我们熟悉了总体思路，就可以开始为我们自己替换预先设计的板和连接器。由于其中一些工具的学习曲线比较陡峭，因此这可能是一笔宝贵的财富。

在拥有SERDES供应商之后，我们可能必须选择我们的模拟仿真工具。寻找仅适用于一种特定工具集的仿真模型或设计套件是相当普遍的。随着时间的流逝，这种趋势趋于改善，但这是需要记住的。

数字

尽管千兆位链路的模拟仿真要求可能使我们进入EDA工具的全新世界，但其数字化的影响将小得多。但是，我们仍然需要考虑一些事项。

首先，许多MGT行为模型采用特殊的加密格式。这些是复杂的核心，并且是非常有价值的知识产权（IP）。因此，供应商希望保护自己的财产，通常只会以IP安全格式发布。最受欢迎的格式称为智能模型（smart model）或敏捷性（swift）。基本上，模型是通过模拟器可以读取的方式加密的，而用户则无法读取。内部节点和层次结构对用户不可见；用户只能看到模型的输入和输出。

智能模型（smart model）和敏捷性（swift）可能会带来两个问题。首先，我们的仿真器必须支持它们（某些通常用于FPGA仿真的低端工具不支持），其次，我们必须设置使用它们的工具，这通常至少需要一些努力。

MGT的数字仿真的另一个问题可能是仿真速度。我们的数字逻辑很可能在100-300MHz的范围内运行。我们可以在个位数纳秒范围内调整我们的仿真时间尺度。但是，如果我们增加一个MGT的线速模型，我们就会突然拥有一个比之前最快信号转换速度快20多倍的信号。

仿真的时间比例必须调整，这会大大降低速度。显示这些信号时，即使屏幕重画也会变得明显变慢。我们可以采取一些措施来减轻影响。只是要意识到这将是一个问题，并围绕这些快速信号是我们设计的一部分这一事实来优化我们的仿真。要记住的另一件事是，许多MGT模型具有并行输入和输出端口。如果我们在大多数测试平台中使用此功能，并创建一个实际以全数据速率运行的小型测试套件，则MGT对总体验证时间的影响会小得多。下图显示了该方法的示意图。

全功能仿真，包括千兆位信号。使用它来验证与MGT相关的功能，例如仿真稍微不同的参考时钟以检查时钟校正。
并行接口代替了千兆位串行链路。可以进行更快的仿真，但是其中不包含某些功能。使用此模式进行接口逻辑的大部分验证。

关于数字仿真的最后建议

我们必须确保我们的测试台能够解决不同时钟可能导致的问题，比如检查时钟校正和通道键合的所有变化，如果使用了它们。时钟校正如果出现故障，会在项目到达原型实验室的第一天就停止项目。

测试与量测

在我们项目的原型阶段，MGT测试和测量注意事项将需要使用一些专用的测试设备进行特定的测量，以确保我们的项目能够按预期运行。

采样示波器和数字通信分析仪

对于千兆调试来说，最重要的一个设备也许就是采样示波器（或简称 "scope"）。采样示波器与普通或模拟示波器或数字存储示波器有点不同。模拟示波器的工作原理是将被研究的信号直接应用到电子束的垂直轴上，电子束在阴极射线管(CRT)显示器上移动，产生一个定义实际信号形状的痕迹。数字存储范围将传入的信号转换为数字样本，这些样本被存储起来，然后用于在显示器上 "重现 "信号。采样示波器还将传入的信息数字化并存储起来。

采样示波器：将信息数字化并储存起来。为了捕捉比模数转换器更快的信号，该范围只捕捉每个周期的几个样本。每次移动采样使它能够捕获足够的信号来表示重复的信号。
数字存储范围：将输入信号转换为数字样本，将其存储起来，然后用于在显示器上重新创建信号。

采样示波器不同于模拟或数字存储示波器，因为它可用于分析极快的信号。为了以比模数转换器（ADC）更快的速度捕获信号，采样示波器仅捕获每个周期的几个样本。每次移动采样可以使其捕获足够的信号来表示重复信号。如果信号非常重复（如交替的1和0），则将看到实际波形。在大多数情况下，采样范围会产生眼图。除数据输入外，采样示波器还具有时钟输入。这是示波器可以从中采样的参考信号。该输入通常可以是以线速或分频率运行的时钟。通常，速率/ 20时钟是可以接受的。

下图显示的是数字采样示波器（DSO）显示屏，其中有被测设备（UUT）的数据和时钟输入。

为了显示极快的信号，采样示波器在ADC之前没有衰减器或放大器。这意味着与其他示波器相比，输入电压范围受到严重限制。保护二极管也不存在，因为它们会造成过多的信号失真。DSO的输入对过电压和静电放电（ESD）也非常敏感。

DCA：数字通信分析仪；采用采样示波器并增加了一堆其他功能。

采样示波器通常作为被称为数字通信分析仪或DCA的系统的一项功能出售。 DCA采用采样示波器并添加其他功能；大多数是基于软件的操作和捕获数据特征的分析。 DCA通常会通过其他模块集成其他功能。常见的选项包括时钟恢复模块，这些模块采用传入的比特流并提取一个低抖动时钟，可用作采样时钟。时间延迟反射计（TDR）模块可测量阻抗，也是一种常见选项。

延时反射仪

当我们拿回原型时，首先要做的事情之一就是去实验室用TDR检查我们的传输路径。TDR可以让我们检查我们的传输路径是否有阻抗增加。路径越平滑，问题越少。TDR的工作原理是向传输路径发送一个脉冲，然后测量回来的反射。这就确定了阻抗不连续的位置和严重程度。TDR和DSO模块可以一起使用，以创建TDT，该TDT查看在另一端接收的脉冲，而不是反射。TDT可以用来寻找走线长度不匹配的情况。

眼图

我们已经多次提到过眼图。如果不谈论眼图，谈论高速串行流几乎是不可能的。眼图是采样示波器工作方式的自然结果。当我们对随机比特波形的完全相同的持续时间进行快照，然后叠加序列时，就会出现眼图模式。

眼图：在数字采样示波器上查看的通用波形。这是信号质量的指示。抖动，阻抗匹配和幅度都可以通过眼图来表征。

信号的相同持续时间部分相互叠加以形成眼图。

有关眼图的更多内容参考我的另一篇博文：眼图的形成原理

如果我们增加对随机位流的持久性，我们的数字存储范围将看到同样的事情。随着信号质量的下降，该模式开始类似于盯着我们的眼睛，因此称为眼图。

通过分析眼图，我们可以发现有关信号及其传播路径的更多信息。眼睛形状的高度和宽度对应于接收器接收信号的能力。接收端根据协议通常会有一个模板。如果眼图在模板内，则接收器可以检测到信号。

两眼之间的填充（交叉）宽度是系统抖动的代表。其他细节，如预加重过少或过多，以及差分对两侧不对称的阻抗不匹配等，都可以通过眼的形状异常来识别，如下图。

眼图的另一个重要方面是颜色。大多数现代设备都将颜色用作表示强度的一种方式。颜色越深或越“热”，越多的数据样本落在该位置。在这种眼图模式（图4-46）中，橙色显示了许多数据样本（“命中”），绿色只是一些“命中”。

与眼图有关的另一个术语是模板。这仅仅是对接收器正确操作所需的眼图样式或睁开程度的定义。模板可能看起来像这样。

抖动

我们已经使用了抖动一词，我们知道它与眼图的单眼之间的线宽有关。当我们在实验室调试一个千兆链路时，我们将希望对抖动是什么，它来自何处以及会产生什么影响有一个很好的了解。

抖动：理想过零与实际过零之间的差。

从数学上讲，我们可以说抖动是信号周期的变化。例如，如果我们有一个正弦波时钟，可以将一个完美的零抖动时钟定义为：cos(w(t))；

然后，对抖动信号的描述为：cos(w(t) + j(t))；

其中j（t）是描述抖动的函数。抖动通常分为两种：确定性抖动和随机性抖动：

随机抖动：由差分和共模随机噪声过程（例如电源噪声和热噪声）引起的抖动分量。也称为rj，RJ，称为不确定性抖动。
确定性抖动。可归因于特定模式或事件的抖动部分。包括由不对称的上升/下降时间、符号间干扰、电源馈电、振荡器波段和其他信号的交叉干扰等来源产生的抖动。通常简称为DJ或dj。

在调查为什么多千兆链路不能正常工作时，最可能的问题是抖动过大。最好了解一下接收器的输入信号上有多少抖动，并将其与接收器的规格进行比较。在查看时检查振幅/眼高也是一个好主意。如果一切看起来都可以接受，那么抖动很可能不是问题所在。

发生器和误码测试仪

实验室中其他有用的项目包括码型和时钟发生器以及误码测试仪。这些低抖动发生器可用于开发测试模式和检查误码率。这是可以使用它们的一种方法。

通常与串行链接关联的另一种类型的图是浴盆曲线。

浴盆曲线是一个曲线图，显示了单位间隔内相对于采样位置的误码率。曲线的底部不是零，而是接近零，测试停止了，通常在10^-12至10^-16范围内。上限是100％的误码率或1。通常使用误码测试仪来生成浴盆曲线。在某些情况下，可以从BER测试供应商Wavecrest那里证明这种眼图和浴缸曲线。

上图为：眼图，抖动PDF和浴缸曲线之间的关系图。

a）眼图指示数据转换阈值。
b）带TailFit™外推法（细线）的抖动PDF（粗线）
c）从抖动PDF（粗线）和TailFit外推（细线）中找到浴缸曲线。

使用设备

一旦我们从铸造厂收回了PC板，并为原型实验室配备了完善的设备，我们可能会发现自己想知道下一步该怎么做。尽管每个项目都有不同的需求，但以下是一些建议：

我们想在传输路径上运行TDR。这将告诉我们许多有关板与正确阻抗的接近程度，通孔，连接器馈通等导致的阻抗大小增加的问题。第一次使用时，我们应该仔细检查路径，以识别路径的每个部分。我们不能忘记关注干扰。连接器，过孔等通常看起来像是一个单一的干扰，直到我们关注为止。对我们来说，确认位置是一个好主意。这可以通过在通孔或焊盘上向下压手指来完成。手指的电容会稍微改变阻抗，我们通常可以在显示屏上看到它。将我们实际的TDR与我们使用信号完整性分析工具所做的模拟TDR进行比较，可能还会提供一些有价值的见解。
接下来要做的是看眼图，使其尽可能靠近接收器的引脚。与接收器规格相比，请注意一下。抖动是否在公差范围内？眼睛的高度/幅度正确吗？如果一切看起来不错，是时候尝试链接了。如果没有，我们需要查看下面的调试提示。

MGT调试提示

调试MGT设计有时可能是一个挑战。您可以使用的一些调试提示涉及以下领域：

低信号幅度
低眼图高度
抖动过大
使用SI工具
最终调试提示

接收引脚上的信号幅度低

如果幅度太低，则可以提高输出驱动器的电压。如果我们不能解决输出驱动器的问题，那么我们的电路板和连接器就会损失太多；在这一点上，我们真的希望我们已经完成了这些模拟仿真，因为我们正在考虑对电路板进行重新设计。在我们承认之前，我们将要确保它不是测试设置问题或制造缺陷。检查所有连接，零件号，组件值等。我们可能还希望检查路径上各个点的幅度，以了解发生损耗的位置。

眼图高度低

如果总体幅度足够高，但是眼图的高度很小，则某些位会变得足够高，而其他位则不会。这通常是路径或发射机在某些频率上的增益/衰减差异的结果。通常，最容易尝试的方法是检查我们的预加重设置。可能是我们在单比特转换上还不够高。如果路径中有均衡器或均衡电缆，我们将要检查并确保它们是正确的值。如果我们可以调整均衡，我们应该尝试一下。

接收抖动过大

这是非工作链接最常见的问题。较低的眼图高度通常会伴随抖动问题，因此有关此处的建议也适用于低眼图高度。如果这不是预加重问题，并且不是来自内部信号完整性或均衡器设置的相关抖动，那么该是时候开始寻找其他抖动源了。一些可能的候选是：

电源问题，馈通和噪声
串扰
上升/下降时间不对称
差分走线不匹配引起的共模问题
振荡器漂移或抖动。

确定抖动源可能具有挑战性。我们将要使用我们最好的实验室技术，好的笔记等等来系统地划分和征服。我们还要熟悉测试设备的每一项功能。一些新的高端DCA具有非常强大的抖动诊断功能，可以帮助找到问题的根源。

分而治之是一个很好的起点。从路径的各个点开始收集眼图。抖动从哪里开始出现？一旦我们对问题在路径中的位置有了一个很好的了解，我们就可以专心研究路径的那部分及其可能的抖动源。例如，如果抖动在发射机处是可接受的，但在第一个连接器之后是不可接受的，则可能的抖动源将包括：

来自连接器和发射器之间的板上其他信号的串扰
来自板上的电源层的串扰
与连接器或过孔相关的阻抗凸块的反射
与连接器中其他信号的串扰。

解决可能性很容易，要证明其中之一就是问题（或问题的一部分）通常很困难。对于串扰问题，请考虑禁用可能的违规者。

使用EDA SI工具

另一个有价值的资源是EDA SI工具。模拟中是否存在一个小问题，而现实中更大？我们现在对模型了解更多吗？如果是这样，更新和重新运行我们的仿真也许可以在那里重复问题。

我们没有太多谈论的一件事是如何将信号从板子传递到DCA。 DCA连接器通常是SNA型同轴电缆，因此对于电缆和连接器，如果有人销售它们，我们可以购买适配器。如果没有，我们可能需要构建自己的适配器。

在PC板上查看信号更加困难。如果碰巧使用交流耦合，则通常可以去除耦合电容器并焊接在细线上。我们还可以将零件和焊锡丝去除到焊盘上。

这可能会有点混乱，并给我们的原型造成压力。始终计划将多个原型销毁以进行测试和验证是一个好主意。我们甚至可能希望专门制造一些缺少某些零件的原型。

最终的调试提示

调试千兆链接时，要记住最后一件事。链接有两个主要部分，物理部分和协议。以上所有建议均已应用于物理链路，并已假定一切都可以在协议级别接受，或者已通过使用模式和时钟发生器将其从测试中删除。在进行原型设计之前，数字仿真应该已经解决了大多数协议错误，但是仍然存在一些重叠的空间。例如，如果我们在比特流中遇到错误，但是接收输入抖动看起来很大，则该问题实际上可能是时钟校正问题。

互操作性

在按特定标准进行设计时，我们可能需要与其他产品兼容。或者，也许我们只需要与自定义应用程序的先前版本交互，而较旧的版本将使用其他SERDES供应商。要使互操作性成为现实，需要寻找一些东西。

协议

与运行“相同”协议的另一个系统连接时，可能会出现问题。这些协议是如此复杂，以至于规范必然会有不同的解释。将我们的设备提交给独立的验证实验室是一种确定我们对规范的解释正确的方法。购买协议引擎设计或软件也可能对互操作性有所帮助。如果我们要连接到自定义协议，则可能需要尝试使用相同的源代码。

电气

在物理方面，事情会更简单。如果我们使用的是标准协议，则将定义大多数内容，例如连接器，电平等。如果它是一个自定义应用程序，则可能尚未正确定义物理接口的详细信息。我们必须牢记三点：电平，耦合和终止。

我们将希望在与我们所连接的设备相同的电平上进行发送和接收。我们还需要确定如何进行耦合。如果两个SERDES相似或具有相同的端接电压，则我们可以进行直流耦合。这样就消除了交流耦合电容器及其带来的一些问题。如果常见的直流耦合不可行，则交流耦合可以解决问题。

其他资源

在这一点上，您可能会兴奋并准备开始设计，并准备开始使用这项新技术。您必须是一名工作设计工程师。您也可能会兴奋，但会担心。您可能会问：“我们可以迅速提高速度吗？我们的普通板铸造厂会处理这项工作吗？我们可以为新设备获得足够的钱吗？”显然，您是一名工程经理。如果您介于两者之间，那么您很可能是一位资深的设计工程师，他已经存在了很长的时间，知道何时需要关注。不要担心太多，有可用的帮助。

设计服务

像工程界中的大多数事物一样，我们可以简单地雇用已经有经验的人为我们工作。如果我们正在考虑这样做，则必须确定要考虑工具和流程。设计公司有信号完整性工具吗？哪个？他们会使用我们的电路板设计套件吗？通常，最好的设计顾问不仅可以使我们快速开始第一个项目，而且可以在过程中教育我们的团队，以便他们可以自己处理下一个项目。

检测中心

如果测试和测量设备的预算是个大问题，请考虑使用供应商或第三方测试中心。由于设备昂贵，因此一些SERDES供应商建立了实验室，客户可以用来验证和调试其硬件。这些实验室通常配备精良，并经常提供选择，以向经验丰富的千兆位工程师或技术人员提供帮助。一些第三方将常规实验室设置为类似的实验室。第三种趋势表明，领先公司的主要研究设施最近已开始短期出租空间。这些实验室已经配备了用于高级研究的设备，并且通常还具有用于千兆以太网实验室工作的所有设备。