双叒上新 | Xilinx Zynq RFSoC DFE 为 5G 无线电大规模部署而生
全新自适应无线电平台融合了适应不断演进的 5G 标准的灵活性,以及旨在实现高性能、低功耗与高成本效益的硬化无线电数字前端。
2020 年 10 月 28 日,中国北京 —— 赛灵思公司(Xilinx, Inc.,(NASDAQ: XLNX))今日宣布推出 Zynq® RFSoC DFE,这是一类全新的具有突破性意义的自适应无线电平台,旨在满足不断演进的 5G NR 无线应用标准。Zynq RFSoC DFE 将硬化的数字前端(DFE)模块与灵活应变的可编程逻辑相结合,为涵盖低、中、高频段频谱的广泛用例打造了高性能、低功耗且经济高效的 5G NR 无线电解决方案。Zynq RFSoC DFE 在采用硬化模块的 ASIC 的成本效益与可编程与自适应 SoC 的灵活性、可扩展性及上市时间优势之间,实现了绝佳技术平衡。
图:赛灵思为 5G 无线电大规模部署推出突破性 Zynq RFSoC DFE
5G 无线电所需的解决方案,不仅要满足广泛部署所提出的带宽、功耗和成本挑战,还必须适应三大关键 5G 用例:增强型移动宽带(eMBB)、大规模机器类通信(mMTC)以及超可靠低时延通信(URLLC)。此外,解决方案必须能够随不断演进的 5G 标准进行扩展,如 OpenRAN(O-RAN)、全新的颠覆性 5G 商业模式。Zynq RFSoC DFE 集成了针对 5G NR 性能与节电要求而硬化的 DFE 应用专用模块,同时还提供了结合可编程自适应逻辑的灵活性,从而为日益发展的 5G 3GPP 和 O-RAN 无线电架构提供了面向未来的解决方案。
赛灵思执行副总裁兼有线与无线业务部总经理 Liam Madden 表示:
为满足 5G 的特殊需求,赛灵思史上首次推出这样一款硬化应用专用 IP 多于自适应逻辑的无线电平台。随着 5G 相关市场需求日益演进,集成式 RF 解决方案也需不断适应未来标准。Zynq RFSoC DFE 在灵活应变能力与固定功能 IP 之间提供了绝佳平衡。
与上一代产品相比,Zynq RFSoC DFE 将单位功耗性能提升高达两倍,并且能够从小蜂窝扩展至大规模 MIMO(mMIMO)宏蜂窝。该解决方案是一款独特的直接 RF 采样平台,能够在所有 FR1 频带和新兴频带(最高可达 7.125GHz)内实现载波聚合/共享、多模式、多频带 400MHz 瞬时带宽。当用作毫米波中频收发器时,Zynq RFSoC DFE 可提供高达 1600MHz 的瞬时带宽。Zynq RFSoC DFE 的架构支持客户绕过或定制硬化的 IP 模块。例如,客户既可以利用支持现有和新兴 GaN Pas 的赛灵思经现场验证的 DPD,也可以插入其自有的独特 DPD IP。
ABI Research 5G 高级研究总监 Dimitris Mavrakis 表示:
随着 5G 商业部署和新用例持续演进,对于整个供应链而言,如何为供应商提供灵活的组件以创建具有成本效益、适应性强且面向未来的设备十分关键。尤其是 Open RAN ,其在这方面的要求更高,灵活的设计对其成功至关重要。Zynq RFSoC DFE 实现了硬化和自适应可编程逻辑之间的平衡,是一款兼具通常 ASIC 才具有的成本优势以及 FPGA 才拥有的设计灵活性和定制化优势的独特产品。
供货情况
现已面向早期试用客户提供 Zynq RFSoC DFE 设计文档和技术支持,大批量供货预计从 2021 年上半年开始。进一步了解全系列 Zynq UltraScale+ RFSoC,包括最新推出的 Zynq RFSoC DFE,请访问以下链接:china.xilinx.com/rfsoc-dfe。
声明:本文出自公众号【Xilinx赛灵思官微】,转载目的在于信息传递,版权归原作者所有,如涉及侵权,请联系删除。
- 分享
- 举报
-
浏览量:2121次2021-12-30 13:55:39
-
浏览量:4198次2019-10-23 15:55:03
-
2020-10-23 17:51:34
-
浏览量:2303次2022-01-16 09:00:25
-
浏览量:2252次2020-06-17 10:36:40
-
浏览量:1849次2019-11-21 09:02:10
-
浏览量:1566次2023-01-12 14:54:47
-
浏览量:1587次2019-07-18 16:44:03
-
浏览量:2938次2020-11-14 10:01:21
-
浏览量:2460次2020-12-01 10:18:23
-
浏览量:2292次2020-12-03 17:44:39
-
浏览量:5313次2020-12-03 14:50:45
-
浏览量:5495次2020-08-20 14:18:11
-
浏览量:2522次2020-10-22 11:24:10
-
浏览量:3935次2021-09-27 14:23:45
-
浏览量:2151次2020-04-11 10:13:08
-
浏览量:1879次2020-03-12 10:36:28
-
浏览量:2109次2020-07-09 19:00:01
-
浏览量:6974次2020-06-05 15:50:07
- FPGA的设计艺术(2)FPGA开发流程
- 让您的创新永不落伍: 赛灵思开发者大会(XDF)报名开启!
- FPGA逻辑设计回顾(5)多比特信号的CDC处理方式之MUX同步器
- 高速串行总线设计基础(十一)MGT设计中的硬件挑战
- FPGA硬件算法(2)矛盾转换之道——Retiming技术
- FPGA的设计艺术(12)使用parameter构建可重用的逻辑设计
- FPGA的设计艺术(22)Verilog中如何对时序逻辑进行建模?
- FPGA的设计艺术(18)如何使用Verilog中的数组对存储器进行建模?
- 高速串行总线设计基础(九)揭秘SERDES高速面纱之线路均衡与误码检测
- 告别一芯独大,迎接多元数据中心架构
-
广告/SPAM
-
恶意灌水
-
违规内容
-
文不对题
-
重复发帖
易百纳技术社区
感谢您的打赏,如若您也想被打赏,可前往 发表专栏 哦~
举报类型
- 内容涉黄/赌/毒
- 内容侵权/抄袭
- 政治相关
- 涉嫌广告
- 侮辱谩骂
- 其他
详细说明