4种端接方法,教你完美解决信号端接困惑

A-小鲸鱼 2019-09-09 15:51:19 1438

时钟信号衰减会增加抖动,因此对驱动器输出的端接很重要。为了避免抖动和时钟质量降低的不利影响,需要使用恰当的信号端接方法。

Z0是传输线的阻抗;
ZOUT 是驱动器的输出阻抗,
ZIN 是接收器的输入阻抗。
PS:这里仅显示CMOS和PECL/LVPECL电路。


串行端接

实际上,因为阻抗会随频率动态变化,难以达到阻抗匹配,所以缓冲器输出端可以省去电阻(R)。

*优势:
低功耗解决方案(没有对地的吸电流)
很容易计算R的值 R (Z0 – ZOUT).

*弱点:
上升/下降时间受RC电路的影响,增加抖动
只对低频信号有效

*备注:
CMOS驱动器
不适合高频时钟CMOS drivers信号
适合低频时钟信号和非常短的走线


下拉电阻

*CMOS*

优势:非常简单(R = Z0)
弱点:高功耗
备注:**不推荐

*LVPECL

*优势:*
简单的3电阻解决方案。
就节能而言稍好一点,相对于4电阻端接来说节省一个电阻。
备注:**推荐。端接电阻尽可能靠近PECL接收器放置。


交流端接

*CMOS*

优势:**没有直流功耗。
*备注:为避免较高功耗,C应该很小,但也不能太小而导致吸电流。

*LVPECL

*优势:*交流耦合允许调整偏置电压。避免电路两端之间的能量流动。
弱点:**交流耦合只推荐用于平衡信号(50%占空比的时钟信号)。
*备注:交流耦合电容的ESR值和容值应该很低。


电阻桥

*CMOS*

优势:**功耗实现合理的权衡取舍。
*弱点:单端时钟用两个器件。

*LVPECL*

弱点:**差分输出逻辑用4个外部器件。
*备注:3.3V LVPECL驱动器广泛应用端接。


声明: 本文来自亚德诺半导体,目的在于信息传递,观点仅代表作者本人,不代表易百纳立场。如有侵权或其他问题,请联系我们。

声明:本文内容由易百纳平台入驻作者撰写,文章观点仅代表作者本人,不代表易百纳立场。如有内容侵权或者其他问题,请联系本站进行删除。
红包 点赞 收藏 评论 打赏
评论
0个
内容存在敏感词
手气红包
    易百纳技术社区暂无数据
相关专栏
关于作者
A-小鲸鱼

A-小鲸鱼

我就是我,不一样的烟火~

原创621
阅读160.2w
收藏22
点赞34
评论45
打赏用户 0
我要创作
分享技术经验,可获取创作收益
分类专栏
置顶时间设置
结束时间
删除原因
  • 广告/SPAM
  • 恶意灌水
  • 违规内容
  • 文不对题
  • 重复发帖
打赏作者
易百纳技术社区
A-小鲸鱼
您的支持将鼓励我继续创作!
打赏金额:
¥1易百纳技术社区
¥5易百纳技术社区
¥10易百纳技术社区
¥50易百纳技术社区
¥100易百纳技术社区
支付方式:
微信支付
支付宝支付
易百纳技术社区微信支付
易百纳技术社区
打赏成功!

感谢您的打赏,如若您也想被打赏,可前往 发表专栏 哦~

举报反馈

举报类型

  • 内容涉黄/赌/毒
  • 内容侵权/抄袭
  • 政治相关
  • 涉嫌广告
  • 侮辱谩骂
  • 其他

详细说明

审核成功

发布时间设置
发布时间:
是否关联周任务-专栏模块

审核失败

失败原因
备注
拼手气红包 红包规则
祝福语
恭喜发财,大吉大利!
红包金额
红包最小金额不能低于5元
红包数量
红包数量范围10~50个
余额支付
当前余额:
可前往问答、专栏板块获取收益 去获取
取 消 确 定

小包子的红包

恭喜发财,大吉大利

已领取20/40,共1.6元 红包规则

    易百纳技术社区